

Федеральное государственное автономное образовательное учреждение высшего образования «Национальный исследовательский университет «Московский институт электронной техники».

Институт микроприборов и систем управления имени Л.Н. Преснухина

Методические указания к выполнению курсового проекта

«Схема и базовая разводка в Altium Designer»

**По курсу
«Проектирование печатных плат»**

Москва, Зеленоград

2026

Оглавление

Оглавление	2
Общая информация	3
Структура документов по ЕСКД и десятичный номер изделия.....	4
Электрическая схема.....	6
Создание проекта, настройки листов электрической схемы.....	6
Настройки иерархии проекта	11
Подключение библиотеки компонентов	11
Установка компонентов в электрической схеме	12
Внесение линий электрической связи	17
Установка глобальных цепей	18
Установка портов для межлистовых соединений	18
Именованность цепей в пределах листа	20
Добавление директив на цепи	21
Задание классов компонентов	22
Аннотация схемы	23
Окончательное ведение параметров компонентов.....	25
Внесение текстовых заметок и примечаний в схему	39
Проверка схемы.....	43
Создание топологии	48
Настройка единиц топологии.....	48
Настройка механических слоев	48
Импорт нетлиста	49
Настройка стека платы	50
Задание геометрии платы	53
Создание классов в топологии	57
Создание и настройка правил	58
Проверка иерархии примененных правил	76
Настройка отображения цепей и слоев	77
Размещение монтажных отверстий как свободных посадочных мест.....	84
Приемы расстановки компонентов.....	87
Расположение фильтрующих конденсаторов по питанию.....	91
Инструмент графа цепи (From-To)	91
Трассировка	93
Пересечение ВЧ-линий.....	99
Правка разводки	101
Работа с полигональными объектами	105
Копирование повторяющейся разводки.....	112

Рекомендации по обновлению проекта (ECO).....	115
Изменение проекта.....	115
Обновление компонентов из библиотек в схеме.....	122
Обновление компонентов из библиотек в топологии.....	124
Проверка топологии (DRC).....	126
Финализация шелкографии.....	135
Литература	143

Общая информация

Данное методическое пособие служит кратким описанием примера, как создавать проект печатной платы в Altium Designer, от введения схемы до разводки топологии. В нем приведены самые базовые представления и приемы, которые применяются при проектировании печатных плат.

Более продвинутые приемы работы в Altium Designer, включая приемы ВЧ-разводки, работа с высокоскоростной разводкой, использование многоканальных иерархических проектов и пример совместной работы с механическим CAD-ом приведены в других методических указаниях автора [5].

Последняя версия данного методического указания вместе с остальными по предмету «Проектирование печатных плат» находится на github в отдельном репозитории автора [5].

В отдельном репозитории github находится учебная библиотека компонентов StudentsLibrary, которая может быть полезна как источник компонентов при разработке печатных плат [4].

В отдельном репозитории github хранятся несколько полезных шаблонов для Altium Designer [6], в том числе, примененные в описываемом в данном методическом указании примере.

Структура документов по ЕСКД и десятичный номер изделия

Перед началом работы разделим два понятия – «печатная плата» и «печатный узел»:

- печатная плата (printed circuit board, PCB) – конструктивно законченное изделие или деталь, выполненная как одно, дву- или многослойная пластина из диэлектрика (или нескольких слоев диэлектриков), на поверхностях слоев которых нанесен металлизированный рисунок и наличием металлизированных и неметаллизированных отверстий для связи между слоями. Предназначена для формирования электрических связей между электронными компонентами. Также может иметь финишное покрытие, паяльную маску и маркировку (шелкографию).


- печатный узел – функционально законченное изделие, способное выполнять некоторые задачи (ячейка усилителя, устройство управления, источник питания и т.д.). Состоит из печатной платы, установленных на нее, как правило, сквозным или поверхностным монтажом электронных компонентов, а также с возможными элементами крепежа и прочих механических компонентов.

Соответственно получается, что печатный узел – это некоторое изделие (сборочная единица), в состав которого входит печатная плата. Вообще, для производства печатного узла и печатной платы нужно будет выпустить комплект конструкторской документации. При этом, сам проект печатной платы в Altium Designer является исходником и по умолчанию не входит в комплект конструкторской документации.

По ЕСКД у каждого изделия должно быть уникальное обозначение (десятичный номер), определяемое по правилам «ГОСТ 2.201-80 Единая система конструкторской документации (ЕСКД). Обозначение изделий и конструкторских документов (с Поправками)». По классификатору ЕСКД [13] наши проекты типа «Передающая ячейка» могут относиться к виду 464214 *«Средства радиоэлектронные управления, связи, навигации и вычислительной техники / Радиоприемо-передающие / Передающие, кроме связных, вещательных / Со средней мощностью до 100 Вт вкл. / С диапазоном частот св. 3 ГГц до 30 ГГц вкл.»*, а проекты типа «Приемная ячейка» к видам 464342 *«Средства радиоэлектронные управления, связи, навигации и*

вычислительной техники / Радиоприемо-передающие / Приемные / Непрерывных сигналов, кроме связных, вещательных / Прямого усиления, одноканальные, неперестраиваемые» или 464343 «Средства радиоэлектронные управления, связи, навигации и вычислительной техники / Радиоприемо-передающие / Приемные / Непрерывных сигналов, кроме связных, вещательных / Прямого усиления, многоканальные». Если разрабатывается изделие иного типа, для него надо определить отдельный код.

Слегка изменим формат обозначения, вместо порядкового регистрационного номера будем писать вариант задания.




Чтобы в дальнейшем, при оформлении КД было меньше проблем, сразу проект печатной платы назовем «МПСУ.464342.019.PrjPcb», входящие в него электрические схемы будут именоваться как «МПСУ.464342.019 ЭЗ Лист1...Лист2.SchDoc» (в проекте может быть много листов электрических схем), топология как «МПСУ.464342.019 T5M.PcbDoc».

Электрическая схема


Создание проекта, настройки листов электрической схемы

Создаем новый проект (File – New - Project), дадим ему имя изделия МПСУ.464342.019.



Электрическую схему устройства расположим на двух листах. Т.к. у нас в проекте нет повторяющихся одинаковых участков, то нет смысла делать иерархическую схему, она будет плоской.

Создаем в проекте новый схематик по команде Add New to Project - Schematic. Сохраним его под именем МПСУ.464342.019 ЭЗ Лист1.SchDoc.




По команде Design – Templates - Project Templates - Choose a File выбираем файл шаблона A4V1.SchDot (первый лист чертежа формата A4 вертикальный). В открывшемся окне укажем, обновить только активный документ и заменить соответствующие параметры.

Шаблоны для электрической схемы по ГОСТ можно взять в репозитории в папке altium-shematic-templates [6]

Лист примет вид первого листа чертежа размера А4 вертикального. Теперь заполним реквизиты документа. Открыв панель Properties без выбранных компонентов или цепей, перейдем на вкладку Parameters. Начинаем заполнять реквизиты (не все, только необходимые).

<i>Имя реквизита</i>	<i>Значение</i>
Литера	У
Наименование изделия 1	Приемная ячейка
Наименование организации	МИЭТ
Нач. отд.	Замдир
Номер листа (SheetNumber)	1
Обозначение документа	МПСУ.464342.019 ЭЗ
Общее количество листов (SheetTotal)	2
Перв. применение	МПСУ.464342.019
Пров.	Приходько
Разраб.	Иванов
Утв.	*
Фамилия нач. отд.	Лялин

При создании нового проекта может быть включена автоматическая нумерация документов, задающая заполнение параметров SheetNumber и SheetTotal. Определяется настройкой Automatic Sheet Numbering в настройках проекта Project – Project Options (C, O) вкладка Options в группе General.




Сразу создадим второй схематик в текущий проект, сохраним его под именем МПСУ.464342.019Э3 Лист2.SchDoc. В качестве шаблона выберем ему A4H2.SchDot (второй лист чертежа формата A4 горизонтальный). На втором листе гораздо меньше заполняемых реквизитов.

<i>Имя реквизита</i>	<i>Значение</i>
Обозначение документа	МПСУ.464342.019Э3
Номер листа (SheetNumber)	2


Для того, чтобы номер документа в верхней части отображался перевернутым, необходимо в настройках по команде Tools - Preferences - Schematic - Graphical Editing включить галку Display Strings as Rotated.


Переопределить автоматическую нумерацию листов схем можно по настройке Tools – Annotation – Number Schematic Sheets (T, A, T). В данном окне доступна настройка как физической нумерации (SheetNumber), так и логической нумерации (DocumentNumber) листов. К логической нумерации листов имеет смысл обращаться, когда проект простроен иерархически и есть повторяющиеся участки схемы, вынесенные на отдельные листы. Логическая нумерация говорит о числе уникальных листов схем, а физическая учитывает общее число листов.

Для простого плоского проекта (как в примере) или для иерархического проекта без каналов (повторяющихся подсхем) логическая нумерация листов совпадает с физической.




Подготовленные листы под электрическую схему должны выглядеть следующим образом.





Для того, чтобы переопределить базовый шрифт документа, нужно без выбранных элементов в панели Properties на вкладке General в группе General по настройке Document Font установить желаемый.




В текущей ситуации с не очень корректной работой Altium Designer с кастомными шрифтами, лучше всего использовать давно известные стандартные шрифты (Arial или Times New Roman).

Настройки иерархии проекта

На первом листе разместим схему питания, на втором основной проход ВЧ-сигнала.

Настроим иерархию проекта. Пусть проект будет плоским, глобальные цепи общие, локальные цепи – только в пределах листа, переход между листами локальных цепей с помощью портов. Порты могут именовать цепи. Перейдём в настройки проекта по Project – Project Options – Options.


В списке Net Identifier Scope выберем Flat (Only ports global), и дополнительно установим галки Allow Ports to Name Nets.




Подключение библиотеки компонентов

Если библиотека компонентов создавалась на том же компьютере, где создается проект, то библиотека компонентов уже подключена и к ней можно получить доступ из панели Components.

Для подключения сторонней библиотеки компонентов эту библиотеку можно подключить по кнопке  (в верхней части панели Components).



Видимые проекту библиотеки находятся на вкладках Installed и Search Path.




Установка компонентов в электрической схеме


В панели Component можно применять фильтры (в общем поле поиска и отдельно по столбцам). Устанавливается компонент по ПКМ – Place или ДЛКМ.

Проще всего добавлять компонент, если известно, какое обозначение у компонента (Design Item ID).

При выборе компонента в списке, к нему показывается его УГО, привязанные посадочные места и заполненные параметры. По кнопке  можно представить панель Components в полном виде.




Дискретные компоненты в используемой библиотеке обобщенные и имеют обозначение резистор – Resistor, конденсатор – Capacitor, танталовый полярный конденсатор – CapacitorPol, а индуктивность – Inductor. Причем, в поиске необязательно вводить обозначение полностью.




Поиск компонентов в библиотеке в поле Search осуществляется по всем заполненным полям, в том числе, по Description.


Например, ВЧ-разъемы решено брать формата SMA. В поле Search вводим «SMA» и находятся все ВЧ-разъемы, у которых в информации упомянут данный формат.




При поиске компонента существуют возможность настройки фильтров по параметрам. Для выбора линейного стабилизатора воспользуемся возможностью отобразить содержание только одного из исходных файлов с УГО. Известно, что в библиотеке стабилизаторы находились в файле УГО PowerMangment.SCHLib. В таблице панели Components это соответствует колонке Source. В заголовке таблицы по ПКМ – Select Columns добавим к отображению эту колонку.



В таблице теперь можно отсортировать компоненты по файлам источникам. Также по нажатию на кнопку фильтра, можно оставить для отображения компоненты только из нужного источника. Из оставшихся компонентов установим MIC39102.




Также доступен режим древовидного группирования. Например, решено использовать разъем-вилку на два пина. Число пинов определяется параметров Pin Count. Также известно, что в библиотеке разъемы располагались в файле УГО Connectors.SCHLib. По ПКМ – Enable Column Grouping нужно перетащить в верхнее поле название колонок, по которым нужна группировка.




При расположении компонентов, поворот на 90° делается нажатием на Пробел, зеркалирование по нажатию на X (или Y) при перетаскивании компонента.

Помним, что устанавливать компоненты надо в сетке 5 мм (контролируется по строке статуса циклическим нажатием G).


После нажатия Place, но до установки компонента, можно по клавише «Tab» выйти в его свойства и настроить там необходимое, в том числе забить нужные параметры (например, номинал у конденсаторов) и выбрать используемое посадочное место (если у компонента их несколько). На рисунке пример забитых параметров для входного конденсатора на 10 мкФ перед линейным стабилизатором.




На листе 1 расположение компонентов будет выглядеть будет приблизительно так



У входного разъема изменен формат отображения на Alternate1 (в группе Graphical в списке Mode = Alternate 1), заполнены и включены для отображения параметры «Net1» и «Net2» (для табличной формы УГО разъема).



Аналогично заполним компонентами второй лист.




Внесение линий электрической связи


Следующая часть – надо соединить выводы компонентов. Цепи тоже рисуются в сетке 5 мм. Размещаются они по команде Place – Wire (P, W или Ctrl+W).

Если при создании электрической схемы необходимо сдвинуть компонент, то по команде Move – отрываются электрические связи, по команде Drag – линии перетаскиваются и перестраиваются вместе с компонентом. Какое поведение будет по умолчанию при перетаскивании с ЛКМ, а какое требует зажатый Ctrl, определяется по настройкам Tools – Preferences – Schematic – Graphical Editing – Always Drag. Но при этом надо следить, чтобы перепроложенные цепи не соединялись друг с другом в неожиданных местах.


Первый лист



Второй лист





Установка глобальных цепей



Установка глобальных цепей проводится с помощью объекта типа Power Port (Place – Power Port, P, O). Глобальной пусть будет только цепь земли GND.

В списке Style выбирается символ глобальной цепи, доступно несколько распространённых символов (выпадающий список Style), в том числе и ГОСТовские.

В поле Name указывается имя глобальной цепи.




Установка портов для межлистовых соединений


Для перехода цепи между листами решено использовать порт (Place – Port, P, R). При установке порта ему в поле Name задается имя (по нашим настройкам иерархии проекта оно также задает имя подключённой цепи); также можно указать

направление порта в списке I/O Type (может использоваться как дополнительный элемент проверки схемы и располагает порт на символе подсхемы в иерархических проектах). На первом листе порт +5V – выходной, на второй – входной.


Список Harness Type заполняется только если порт служит для подключения жгута (в нашем проекте не применяется).



Первый лист




Второй лист



Также в Altium Designer для межсоединения листов в плоских проектах можно использовать OffSheet Connector, Power Port или (при настройке проекта Global) Net Label.


Именованние цепей в пределах листа




Для именованния цепи в пределах листа используют метку цепи Net Label (Place – Net Label, P, N). Она позволяет поименовать цепь. Иначе, имя цепи будет сформировано автоматически типа NetDA1_1. Также, поименованные одинаково в пределах листа цепи будут между собой соединены.

Поименуем входную цепь «+12V» и участки ВЧ-цепи. Остальные цепи получают имена из портов и глобальной цепи (как у нас так настроена иерархия проекта).

Первый лист:





Второй лист



Добавление директив на цепи

В проекте присутствует два вида разводки – ВЧ и обычная. Для ВЧ-цепей создадим класс цепей «RF», так чтобы для него в разводке можно было создавать отдельные правила. Для этого воспользуемся директивой. По команде Place – Directives – Parameter Set (P, V, M) по Tab укажем имя директивы «RF» и класс цепей тоже «RF» (через Add – Net Class в нижней части окна) и проставим ее по всему проходу ВЧ-сигнала.






Вообще, классы цепей и компонентов можно определять и в топологии (и исторически в Altium Designer изначально и делалось). Но их лучше по возможности определять в схеме, чтобы схема и печатная плата были по максимуму синхронизированы между собой.


Задание классов компонентов

В схеме можно задавать классы компонентов. Для этого нужно в компонент добавить параметр ClassName с именем нужного класса. Поддерживается задание нескольких классов через запятую.

Зададим ВЧ-разъемам класс «RFCons».




Также должна быть настроена генерация пользовательских классов (Project – Project Options – Class Generation, галка Generate Component Classes в группе User-Defined Classes).




Аннотация схемы

Автоматическое назначение позиционных обозначений проходит по команде Tools – Annotation - Annotate Schematic (Т, А, А). Откроется окно аннотации проекта. В нем нужно указать, какие листы в проекте подлежат аннотации и в каком порядке (галки перед именами схематиков и порядок в графе Order). Также нужно указать, по какому правилу направлению нумерация – по ГОСТ рекомендовано сверху вниз и справа налево (Order of Processing – Down Then Across). При нажатии на кнопку Update Changes List в таблице появляется предложения по нумерации в столбце Proposed.




Если предложенная нумерация удовлетворяет нас, то нажимаем на кнопку Accept Changes (Create ECO) для вызова ECO. В новом окне нажимаем Execute Changes для выполнения изменений.




Теперь схема предварительно готова для передачи в редактор топологии. Однако, необходимо провести несколько дополнительных операций со схемой.

Первый лист.



Второй лист.



Окончательное ведение параметров компонентов

Для того, чтобы закончить выполнение схемы и передать проект дальше топологу, необходимо окончательно определиться с компонентами, а именно заполнить полностью их параметры. Это нужно для заказа компонентов и корректного составления конструкторской документации.

У микросхем в параметрах при их составлении в библиотеке компонентов заполняются два основных параметра – PartNumber и Manufacturer. Однако PartNumber может понадобиться уточнить до полной строки.

У микросхемы линейного стабилизатора MIC39102 документация объединена в семейство. И есть табличка Ordering Information с полными именованиями для заказа в зависимости от варианта и исполнения микросхемы.


Ordering Information

Part Number		Voltage	Junction Temp. Range	Package
Standard	RoHS Compliant			
MIC39100-1.8BS	MIC39100-1.8WS*	1.8V	-40°C to +125°C	SOT-223
MIC39100-2.5BS	MIC39100-2.5WS*	2.5V	-40°C to +125°C	SOT-223
MIC39100-3.3BS	MIC39100-3.3WS*	3.3V	-40°C to +125°C	SOT-223
MIC39100-5.0BS	MIC39100-5.0WS*	5.0V	-40°C to +125°C	SOT-223
MIC39101-1.8BM	MIC39101-1.8YM	1.8V	-40°C to +125°C	SOIC-8
MIC39101-2.5BM	MIC39101-2.5YM	2.5V	-40°C to +125°C	SOIC-8
MIC39101-3.3BM	MIC39101-3.3YM	3.3V	-40°C to +125°C	SOIC-8
MIC39101-5.0BM	MIC39101-5.0YM	5.0V	-40°C to +125°C	SOIC-8
MIC39102BM	MIC39102YM	Adj.	-40°C to +125°C	SOIC-8

* RoHS compliant with 'high-melting solder' exemption.

Использована микросхема с настраиваемым выходным напряжением, в корпусе SOIC-8. Необходимости в нашем проекте в бессвинцовой технологии пайки

нет (RoHS Compliant), обойдемся стандартным исполнением. Полная строка PartNumber = MIC39102BM.




Аналогично для микросхемы усилителя ADL5521. Открываем документацию, ищем табличку ORDERING GUIDE.


ORDERING GUIDE				
Model ¹	Temperature Range	Package Description	Package Option	Branding
ADL5521ACPZ-R7	-40°C to +85°C	8-Lead LFCSP, 7" Tape and Reel	CP-8-13	Q1G
ADL5521-EVALZ		Evaluation Board		

¹ Z = RoHS Compliant Part.

ADL5521-EVAL – это обозначение тестовой платы (Evaluation Board). PartNumber для заказа компонента звучит как ADL5521ACPZ-R7.



У ВЧ-разъемов Molex 73251-1153 в библиотеке в полном объеме введены их параметры, их уточнять не надо.



С массовыми дискретными пассивными компонентами (конденсаторами, резисторами, индуктивностями и пр.) сложнее, т.к. наша библиотека компонентов построена по принципу «обобщенных» компонентов с пустыми полями под заполнение параметров и выбором посадочного места. Нужно исходя из требуемого номинала, допустимого выбранного типоразмера и прочих ограничивающих параметров, дозаполнить все оставшиеся связанные параметры. В текущем проекте это надо сделать для штыревых разъемов, конденсаторов, резисторов и индуктивностей.

Для определения параметров компонентов можно пользоваться сайтами их производителей - Murata, Samsung, Panasonic, TDK, TE Connectivity, AVX, Kyocera AVX, Vishay, Taiyo Yuden, Multicomp, Johanson, KEMET, EPCOS, CTS Components, Coilcraft, Yageo Walsin Technologies, International Resistive, TT Electronics, Bourns и пр.; интернет-магазинами ЭКБ Mouser, Digikey, Farnell, Arrow, Chip-dip, LSCS или ресурсами для быстрой подготовки BOM для производства - Ostorpart, панель Manufacture Part Search в Altium Designer и пр.

На сайтах производителей ЭКБ данные всегда самые точные. Но нужно знать, какие производители какую ЭКБ выпускают. И навигация у каждого сайта производителя своя, иногда крайне экзотическая.

При выборе конкретных массовых дискретных пассивных SMD-компонентов (конденсаторов, резисторов, индуктивностей и некоторых прочих) предпочтительно выбирать стандартные решения. Для них, как правило, в библиотеке посадочных мест есть доступные посадочные места. Только в случае, если действительно нужно что-то особенное или экзотическое, то можно его выбирать, но нужно помнить про необходимость дополнения библиотеки посадочных мест и иногда УГО.

По состоянию на 2023 г в учебной библиотеке доступны посадочные места следующих типоразмеров:

	Краткое дюймовое обозначение EIA [inch] <i>Заполняется в параметр Package</i>	Краткое метрическое обозначение	Обозначение посадочного места в библиотеке по IPC-7351B (без высоты и длины выводов)
Керамические конденсаторы	0201	0603	CAPC60X30
	0402	1005	CAPC100X50
	0603	1608	CAPC160X80
	0805	2012	CAPC200X125
	1206	3216	CAPC320X160
	1210	3225	CAPC320X250
	1808	4520	CAPC470X200
	1812	4532	CAPC450X320
	2220	5750	CAPC570X500
	2225	5763	CAPC560X640
Чип резисторы	0201	0603	RESC60X30
	0402	1005	RESC100X50
	0603	1608	RESC160X80
	0805	2012	RESC200X125
	1206	3216	RESC310X160
	1210	3225	RESC310X260
	1218	3246	RESC310X460
	1812	4632	RESC450X320
	2010	5025	RESC500X250
	2512	6432	RESC635X310
Чип индуктивности	0201	0603	NDC60X30
	0402	1005	INDC100X50
	0603	1608	INDC160X80
	0805	2012	INDC200X120
	1008	2520	INDC250X200
	1206	3216	INDC320X160

Танталовые чип-	1210	3225	INDC320X250
	1812	4532	INDC450X320
	1206 (A)	3216	CAPPM320X160
	1411, 1210 (B)	3528	CAPPM350X280
	2312, 2412 (C)	6032	CAPPM600X320
	2917 (D)	7343	CAPPM730X430

Данный справочник не является полным, бывают и другие типоразмеры корпусов. Кроме того, существуют компоненты с одинаковыми посадочными местами, но с разной высотой корпуса, иногда значительно. При работе с механическими САД данное бывает необходимо учитывать.


Например, мы знаем, что TE Connectivity выпускает большое число резисторов с относительно низкой ценой. Подберем на сайте te.com [17] резистор R1 на 330 кОм. Т.к. через этот резистор ток почти не течет, то его можно выбрать минимально удобного для монтажа типоразмера (пусть будет 0402). И с точностью номинала 1%, т.к. он в паре задающего резистивного делителя.

Ищем раздел Product – Passive Components – Resistors. Интересующие нас резисторы являются поверхностно монтируемыми, выбираем далее Surface Mount Resistors. И еще через несколько кликов попадаем на онлайн-каталог с фильтрами. В нем устанавливаем интересующие нас фильтры

Фильтр оставил 2 компонента. Но доступен к покупке всего один. Выбираем из них самый дешевый CRG0402F100K.

Product Name & Description	TE Part #	Package Size Code	Passive Component Tolerance	Resistance Value	Power Rating	EU RoHS Directive 2011/65/EU	EU ELV Directive 2000/53/EC
ACTIVE CRG0402 1% 300K Drawing 3D PDF Add to List	CRG0402F300K	0402	1 %	300K Ω	.063 W	EU RoHS Compliant with Exemptions	EU ELV Compliant with Exemptions
ACTIVE CRGH0402 1% 300K 0.1W Drawing 3D PDF Add to List	CRGH0402F300K	0402	1 %	300K Ω	.1 W	EU RoHS Compliant with Exemptions	EU ELV Compliant with Exemptions


Переходим на его страницу и на основании его данных заполняем параметры в схеме.




Для введения символа « $\pm$ » можно воспользоваться сочетанием Alt+0177.

У чип-резисторов с рассеиваемой мощностью на 1/16 Ватта (что равно 62,5 мВт) возможно несколько равнозначных обозначений – с округлением до 62 мВт или 63 мВт, или в простой дроби 1/16 Вт. Это особой роли не играет, главное – следовать правилам предприятия и обозначать в едином стиле в пределах проекта.

Аналогично, на сайте Panasonic [18] в фильтре поиска чип-резисторов общего назначения, найдем чип-резистор R2. Через него не течет большой ток, поэтому установим его типоразмера 0402. Точность номинала пусть будет $\pm 1\%$.



Выходим на его страницу и заполняем параметры.



R3 типоразмера 0402 с номиналом 1,3 кΩ с точностью $\pm 1\%$ найдем у Yageo [19]. Устанавливаем требуемые фильтры и находим подходящее. Мощность рассеяния 1/8 Вт избыточна, остановимся на 1/16 Вт.

Advanced Search

Category: Chip Resistors Sub Category: Thick Film General Purpose

Series: RC

Size: 0402 (1005) ~ 0402 (1005)

Resistance: 1300 ~ 1300

TCR: Min ~ Max

Tolerance: $\pm 1\%$ ~ $\pm 1\%$

Power: Min ~ Max

Apply Filter Clear All

total records 3

Export this page

Show 10

Part Number	Series	Size	Packing	Packing Description	Resistance	TCR	Tolerance	Power(W)	Datasheet
RC0402FR-071K3L Stock >	RC	0402 (1005)	Paper tape	07 inch Dia. reel	1,300	Based on Spec	$\pm 1\%$	1/16 (0.063)	D
RC0402FR-131K3L Stock >	RC	0402 (1005)	Paper tape	13 inch Dia. reel	1,300	Based on Spec	$\pm 1\%$	1/16 (0.063)	D
RC0402FR-7W1K3L Stock >	RC	0402 (1005)	Paper tape	07 inch Dia. Reel	1,300	Based on Spec	$\pm 1\%$	1/8 (0.125)	D

Заполняем параметры R3.

Footprint RESC100X50X40L... [Show](#)

No Models

Value	1,3 кОм
PartNumber	RC0402FR-071K3L
Tolerance	$\pm 1\%$
Power	62 мВт
DCV	50 В
Manufacturer	Yageo
Package	0402

Переходим к конденсаторам. Воспользуемся веб-интерфейсом магазина ЭКБ Mouser [20].

Переходим в раздел Passive Components – Capacitors - MLCCs – Multilayer.

Начнём подбор с C1. Это большой SMD-конденсатор на 10 мкФ. Он присоединен к цепи на +12 В, т.е. должен выдерживать удвоенное приложенное напряжение, в стандартном списке это +25 В и больше. Ставим данные фильтры.

Applied Filters: Passive Components > Capacitors > Ceramic Capacitors > MLCCs - Multilayer Ceramic Capacitors

Manufacturer	Termination Style	Capacitance	Voltage Rating DC	Dielectric	Tolerance	Case Code - in	Case Code - mm	Minimum Operating Temperature	Maximum Operating Temperature	Product
API Technologies	Axial	6 μ F	2.5 VDC	A	- 0 %, + 100 %	0101	0201	- 55 C	+ 60 C	Arc Protection MLCCs
Cornell Dubilier	Axial Ribbon	6.6 μ F	4 VDC	AH	0.015 pF	0201	0303	- 40 C	+ 85 C	Automotive MLCCs
Eaton	Radial	6.8 μ F	6.3 VDC	B	0.03 pF	0202	0305 (Reversed)	- 30 C	+ 105 C	General Type MLCCs
EPCCOS / TDK	SMD/SMT	8.2 μ F	6.4 VDC	BN	0.05 pF	0204 (Reversed)	0402	- 25 C	+ 110 C	High Reliability MLCC
Johanson		9.1 μ F	10 VDC	BP	0.1 pF	0303	0505	- 10 C	+ 125 C	High Voltage MLCCs
Kamaya		9.4 μ F	16 VDC	BX	0.25 pF	0306 (Reversed)	0510 (Reversed)	+ 10 C	+ 125 C	ML-PRF MLCCs
KEMET		10 μ F	20 VDC	C	0.5 pF	0402	0603	+ 150 C	+ 150 C	Non-Magnetic Applica
Knowles		12 μ F	25 VDC	COG	1 pF	0502	0610 (Reversed)	+ 155 C	+ 155 C	Open Mode/Fail-Safe I
KOA Speer		14 μ F	35 VDC	COG (NP0)	- 20 %, + 25 %	0504	0808	+ 160 C	+ 160 C	Pulse Discharge Capa
KYOCERA AVX		15 μ F	50 VDC	COH	- 20 %, + 80 %	0505	0916 (Reversed)	+ 175 C	+ 175 C	Reverse Geometry Typ
MACOM		17 μ F	63 VDC	COJ	1 %	0506 (Reversed)	1005	+ 200 C	+ 200 C	RF Microwave / High C
Murata		18 μ F	75 VDC	CDK	2 %	0602	1010	+ 250 C	+ 250 C	RF Microwave SLCs
Samsung Electro-Mechanics		20 μ F	80 VDC	COG	2.5 %	0603	1110	+ 260 C	+ 260 C	RF Microwave SLCs
Semtech		22 μ F	100 VDC	CD	5 %	0612 (Reversed)	1210			SMPS Rated MLCCs
Taiyo Yuden				CF						Stacked MLCCs
TDK				CG						Suppression Film Cap

Найдено 890 вариантов. Далее уточняем поиск. Точность для него большая не нужна, можно обойтись $\pm 20\%$. Для удобства разводки, но, чтобы при этом компонент не был слишком дорогим, установим ему типоразмер 0805. Осталось 31 результатов. Отсортируем по цене. Самый дешевый остался Murata GRM21BR6YA106ME43L. У Murata серия конденсаторов GRM – это конденсаторы общего назначения, они как правило самые массовые и дешевые.

Заполняем все параметры на основании выбранного. Не забываем изменить ему посадочное место на соответствующее типоразмеру 0805 – CAPC200X125X95L50N.

Specifications

Product Attribute	Attribute Value	Select Attribute
Manufacturer:	Murata	☐
Product Category:	Multilayer Ceramic Capacitors MLCC - SMD/SMT	
RoHS:	 Details	
Termination:	Standard	☐
Capacitance:	10 uF	☐
Voltage Rating DC:	35 VDC	☐
Dielectric:	X5R	☐
Tolerance:	20 %	☐
Case Code - in:	0805	☐
Case Code - mm:	2012	☐
Height:	1.25 mm	☐
Minimum Operating Temperature:	- 55 C	☐
Maximum Operating Temperature:	+ 85 C	☐


Parameters

All
Footprints
Models
Parameters
Links
Rules

Name	Value
Footprint	CAPC200X125X95L50N Show
No Models	
Value	10 мкФ
PartNumber	GRM21BR6YA106ME43L
Tolerance	$\pm 20\%$
VDC	35 B
Dielectric	X5R
Manufacturer	Murata
Package	0805

Фильтрующий конденсатор по питанию C4 подберем с помощью панели Manufacture Part Search, встроенной в Altium Designer. Для ее работы нужен активный аккаунт на altium.com [22].

В открывшейся панели переходим в Passive Components – Ceramic Capacitors.



В левой части в списке фильтров начинаем задавать интересное. У C5 должен быть номинал 100 пФ; ему лучше малый типоразмер 0402; прилагаемое напряжение пусть от 50 В (у малых типоразмеров с малыми номиналами допустимое напряжение обычно больше); точность $\pm 5\%$. Сортируем по цене.

Manufacturer Part Search


Filters

Case/Package: 0402 Voltage Rating: 50V Capacitance: 100pF Tolerance: 5%


Manufacturer Part	Description	Category	Supply Info	Case/Pac
C0402C101J5GACTU KEMET 28 SPINs	Kemet C0402C101J5GACTU / Cap Ceramic 100pF 50V NPO 0402 DCO738 RoHS	Ceramic Capacitors	Price: \$0.003 MOQ: 1 Stock: 15549k	0402
GCM1555C1H101JA16 Murata	0402 100 pF 50 V $\pm 5\%$ Tolerance COG SMT Multilayer Ceramic Capacitor	Ceramic Capacitors	Price: \$0.004 MOQ: 1 Stock: 15313k	0402
C1005C0G1H101J050E TDK	C Series 0402 100 pF 50 V $\pm 5\%$ Tolerance COG SMT Multilayer Ceramic Capacitor	Ceramic Capacitors	Price: \$0.008 MOQ: 1 Stock: 4975k	0402
CGA2B2C0G1H101J05 TDK	CGA Series 0402 100 pF 50 V $\pm 5\%$ Tolerance COG SMT Multilayer Ceramic Capacitor	Ceramic Capacitors	Price: \$0.008 MOQ: 1 Stock: 4845k	0402
C0402C101J5GACAUT1 KEMET	Cap Ceramic 100pF 50V COG 5% Pad SMD 0402 125°C Extreme Low ESR Automotive T/R	Ceramic Capacitors	Price: \$0.011 MOQ: 1 Stock: 1369k	0402
CL05C101J51PNC Samsung	Cap Ceramic 100pF 50V COG 5% Pad SMD 0402 125°C Automotive T/R	Ceramic Capacitors	Price: \$0.0806 MOQ: 1 Stock: 2065k	0402
UMK105CG101J05H Taiyo Yuden	Cap Ceramic 100pF 50V COG 5% Pad SMD 0402 125°C Low ESR Automotive T/R	Ceramic Capacitors	Price: \$0.10 MOQ: 1 Stock: 3286k	0402
04025C101JAT2A Kyocera AVX	Cap Ceramic 100pF 50V XTR 5% SMD 0402 125°C Paper T/R	Ceramic Capacitors	Price: \$0.10 MOQ: 1 Stock: 310k	0402
CGA2B2C0G1H101J05 TDK	Ceramic Capacitor, Multilayer, Ceramic, 50V, 5% +Tol, 5% -Tol, COG, 30ppm/Cel TC, 0.0001uF, Surface...	Ceramic Capacitors	Price: \$0.2122 MOQ: 1 Stock: 83k	0402
LD025A101JAB2A Kyocera AVX	Cap Ceramic 100pF 50V COG 5% SMD 0402 125 Paper T/R	Ceramic Capacitors	Price: \$0.3632 MOQ: 1 Stock: 74k	0402
C0402C101J5GALTU	Cap Ceramic 100pF 50V COG 5% Pad		Price: \$0.4978	

Results: 85

Найдено 85 решений. Это далеко не все, на самом деле показаны только 85 самых подходящих и массовых с точки зрения данного поиска решений. Сортируем по цене, выбираем первый и включаем детализацию выбранного решения.



Заполняем параметры C5.



С помощью магазина Chip Dip [21] ищем и заполняем параметры C4. Он на 1 нФ с прилагаемым напряжением от 50 В. Типоразмер можно установить 0603. Точность массовую $\pm 5\%$.

Идем в раздел Электронные компоненты – Конденсаторы – Керамические Чип – SMD и заполняем фильтры. Остановимся на MC0603B102J500CT от Multicomp.

Конденсаторы керамические SMD

2 из более 1000

f(x) Рассчитать

Спецпредложения 0.1 мкФ 0402 0603 0805 COG X7R

Сортировка: Рекомендуем Хиты продаж Дешевле Дороже

mc0603b102j500ct Найти

отменить все фильтры

▲ Бренд / Производитель

- Abracon
- ACROPARTS
- Allegro
- Alpha & Omega
- Alpha Wire

MC0603B102J500CT
Пр-во: Multicomp



4-5 дней,
695 шт. +

36 P × 5
от 10 шт. — 19 P
от 100 шт. — 3 P
от 695 шт. — 1,60 P

В корзину

MC0603B102J500CT. Многослойный керамический конденсатор, 1000 пФ, 50 В, 0603 [1608 Метрический], $\pm 5\%$, X7R, -55°C
Пр-во: Multicomp



7-9 недель,
4000 шт. +

2 P × 4000 +

В корзину

All Footprints Models Parameters Links Rules	
Name	Value
Footprint	CAPC160X80X90L30N Show
No Models	
Value	1000 nF
PartNumber	MC0603B102J500CT
Tolerance	±5%
VDC	50 B
Dielectric	X7R
Manufacturer	Multicomp
Package	0603

С конденсатором C3 немного сложнее. Он в ВЧ-цепи на землю, малого номинала 1,6 пФ. Поэтому его нужно выбирать из компонентов с повышенной точностью. В панели Manufacturer Part Search напишем строку «capacitor 1.6pF 0402». Результаты отсортируем по цене и доступности. Из представленных используем GJM1555C1H1R6WB01D от Murata с точностью $\pm 0,05$ пФ.

Manufacturer Part	Description	Category	Supply Info	Case/Package
040231R6ABSTR Kyocera AVX	Cap Ceramic 1.6pF 25V COG 0.05% SMD 0402 125°C T/R	Ceramic Capacitors	Price: \$0.3513 MOQ: 1 Stock: 9623	0402
C0402CG1C1R6B TDK	CAPACITOR CERAMIC 1.6PF 16V, COG, 0.1pF, 1005; Product Range: TDK - C Series; Cap	Ceramic Capacitors	Price: \$0.28 MOQ: 1 Stock: 6560	
04025A1R6CAT2A Kyocera AVX	Cap Ceramic 1.6pF 50V COG 0.25pF SMD 0402 125°C T/R	Ceramic Capacitors	Price: \$0.27 MOQ: 1 Stock: 7380	0402
UNV105CH1R6BW-F Taigo Yuden	Cap Ceramic 1.6pF 50V COH 0.1pF Pld SMD 0402 125°C T/R	Ceramic Capacitors	Price: \$0.17 MOQ: 1 Stock: 7562	0402
CBR04C169B5GAC KEMET	KEMET CBR04C169B5GAC CAPACITOR, RF, 1.6pF, 50V, 0402 New	Ceramic Capacitors	Price: \$0.17 MOQ: 1 Stock: 147k	0402
GJM1555C1H1R6WB0 Murata	Multilayer Ceramic Capacitors MLCC - SMD/SMT 0402 1.6pF 50Volts COG +/-0.05pF	Ceramic Capacitors	Price: \$0.167 MOQ: 1 Stock: 223k	0402
GJM1555C1H1R6B01 Murata	0402 1.6 pF 50 V ±0.1 pF Tolerance COG SMT Multilayer Ceramic Capacitor	Ceramic Capacitors	Price: \$0.1613 MOQ: 1 Stock: 578k	0402
C0402CG1C1R6C TDK	Case: C0402, T.G. COG, Voltage: 1C, Cap Value: 1R6, Tol: C, Thickness: 0.2, E series: 24	Ceramic Capacitors	Price: \$0.10 MOQ: 1 Stock: 21k	
GRM1555C1H1R6WA1 Murata	0402 50 V 1.6 pF ±0.05 pF Tolerance COG Monolithic Ceramic Chip Capacitor	Ceramic Capacitors	Price: \$0.0995 MOQ: 1 Stock: 42k	0402
GJM1555C1H1R6C01 Murata	0402 1.6 pF 50 V ±0.25 pF Tolerance COG SMT Multilayer Ceramic Capacitor	Ceramic Capacitors	Price: \$0.0976 MOQ: 1 Stock: 93k	0402
GRM1555C1H1R6BA0 Murata	Cap Ceramic 1.6pF 50V COG 0.1pF	Ceramic Capacitors	Price: \$0.0843	

Parameters	
All Footprints Models Parameters Links Rules	
Name	Value
Footprint	CAPC100X50X55L20N Show
No Models	
Value	1,6 nF
PartNumber	GJM1555C1H1R6WB01D
Tolerance	±0,05 nF
VDC	50 B
Dielectric	COG
Manufacturer	Murata
Package	0402

Для поиска индуктивности L1 воспользуемся инструментом OctoPart [23]. Данный инструмент встроен в Altium Designer через панель Manufacturer Part Search, которой мы воспользовались ранее. А также имеет отдельный веб-интерфейс.

Идем в раздел Passive Components – Inductors – Fixed Inductors. Индуктивность L1 должна быть на 1 нГн. Типоразмер лучше выбрать 0402 или 0603. Т.к. она стоит последовательно в ВЧ-цепи, то должна иметь маленькое последовательное сопротивление (DCR), относительно высокую добротность (Q) и высокую собственную резонансную частоту (SRF).

Part	Price	Number of authorized sellers	Market Availability	Lifecycle Status	Inductance	Tolerance	Current Rating	DC Resistance (DCR)	Q Factor	Test Frequency	Case/Package	Core Material	Mount	Inductance Tolerance	Max DC Current	Max Operating Temperature	Min Operating Temperature	Packaging	S & B F
Coilcraft 0603CT-1N0XJLU	USD 0.389	1	380	Production	1 nH	5%	1.6 A	45 mΩ	58	250 MHz	0603	Ceramic	Surface Mount	5%	1.6 A	125 °C	-40 °C	Cut Tape	5
Coilcraft 0603CT-1N0XJLU		1	2	Production	1 nH	5%		45 mΩ	58	250 MHz	0603	Ceramic			1.6 A	125 °C	-40 °C		5

Посмотрев комбинации параметров, а также выбрав из доступных к заказу, остановимся на 0603CT-1N0XJLU от Coilcraft. У него в описании стоит строка «RF inductor», это значит, что он в том числе, предназначен для использования в ВЧ-цепях. Открываем его страницу и заполняем параметры. Не забываем изменить посадочное место, на соответствующее типоразмеру 0603 – INDC160X80X100L30N.

Physical	
Case/Package	0603
Core Material	Ceramic
Mount	Surface Mount
Technical	
Current Rating	1.6 A
DC Resistance (DCR)	45 mΩ
Inductance	1 nH
Inductance Tolerance	5 %
Max DC Current	1.6 A
Max Operating Temperature	125 °C
Min Operating Temperature	-40 °C
Packaging	Cut Tape
Q Factor	58
Self Resonant Frequency	16 GHz
Termination	SMD/SMT
Test Frequency	250 MHz
Tolerance	5 %

Name	Value
Footprint	INDC160X80X100L30N
No Models	
Value	1 нГн
PartNumber	0603CT-1N0XJLU
Tolerance	±5%
DCR	45 мОм
IRMS	1,6 A
ISAT	1,6 A
SRF	16 ГГц
Q	58
Manufacturer	Coilcraft
Package	0603

Для поиска полярного танталового конденсатора C2 на 10 мкФ воспользуемся инструментом для заказа монтажа LSCS [24]. В списке Products ищем Capacitors – Tantalum Capacitors. Используем фильтры – номинал 10 мкФ; точность в данном случае не очень критична, обойдемся ±20%; запас по прикладываемому напряжению

должен быть в два раза, 10 В подойдет. Типоразмер выберем из тех, что есть в нашей библиотеке 1206.

В списке найдено 47 вариантов, но доступен к покупке на сервисе LCSC только один, 293D106X0010A2TE3 от Vishay Intertech.

Results: 55543 ☒ Smart Filtering 47 Remaining 25 1 2 >

Images	Pricing	Quantity	Availability	Mfr.Part #	Manufacturer	Description	RoHS	LCSC Part#	Package
	1+ US\$0.1519 10+ US\$0.1227 30+ US\$0.1102 100+ US\$0.0945	1 Min: 1 Mult: 1 Full Reel: 2000	☒ In Stock	293D106X0010A2TE3	Vishay Intertech	10uF 10V -55°C~+125°C 3.4Ω ±20% 1206 Tantalum Capacitors ROHS		C2156473	1206
	1+ US\$0.2504 200+ US\$0.097 500+ US\$0.0935 1000+ US\$0.0919	1 Min: 1 Mult: 1 Full Reel: 2000	☐ 0	T491A106M010AH053	KEMET	10uF 10V -55°C~+125°C 3.6Ω ±20% 1206 Tantalum Capacitors ROHS		C4951196	1206

Переходим на его страницу и используем параметры для заполнения. Название фирмы Vishay Intertech можно сократить до Vishay. Типоразмер 1206 соответствует посадочному месту CAPPM320X160X180L80X120N.

Specifications


Attribute	Value	Search
Category	Capacitors/Tantalum Capacitors	☒
Datasheet	 Vishay Intertech 293D106X0010A2TE3	☒
RoHS		☒
Capacitance	10uF	☐
Leakage Current(DCL)	-	☐
Rated Voltage	10V	☐
Ripple Current	-	☐
Operating Temperature	-55°C~+125°C	☐
Equivalent Series Resistance(ESR)	3.4Ω	☐
Tolerance	±20%	☐

Parameters

All Footprints Models Parameters Links Rules

Name	Value
Footprint	CAPPM320X160X180L80X120N Show
No Models	
Value	10 мкФ
PartNumber	293D106X0010A2TE3
Tolerance	±10%
VDC	10 В
Manufacturer	Vishay
Package	1206
ESR	3,4 Ом

Окончательно, установим PartNumber для штыревого разъёма. Возьмем от производителя Hirose, серия A2. В конфигураторе [25] отберем однорядный, 2,54 мм, вертикальный. Получаем PartNumber A2-2PA-2.54DSA(71).



Вообще, при введении параметров компонентов, нужно соблюдать единообразие проекта, в том числе:

- у разных компонентов численные значения единиц должны обозначаться в одном стиле, в том числе русскими или английскими обозначениями (пФ или pF);

- не должно быть в проекте обозначения одного и тоже значения двумя различными способами. Например, не должно присутствовать одновременно 10 нФ и 0,01 мкФ. По ЕСКД предпочтительно обозначение емкости относительно пФ и мкФ;

- использован одинаковый десятичный разделитель (точка или запятая);

- наличие или отсутствие пробелов между значением/единицей/символами «±» или «%» и пр.;

- для точности или везде использован символ «±» (Alt+0177), или нигде не использован;

- для рассеиваемой мощности на резисторах везде использовано или десятичное обозначение (63 мВт) или в простых дробях относительно Ватта (1/16 Вт);

- нужно следить, чтобы краткое обозначение типоразмера (Package) соответствовало выбранному посадочному месту (Footprint);

- одинаково введено актуальное наименование фирмы производителя ЭКБ (краткое, или полное, или историческое наименование). Например, использован только один из вариантов «Texas Instruments» или «TI». Здесь нужно следить за актуальным состоянием рынка ЭКБ, т.к. производители постоянно друг друга покупают, продают, сливаются, разделяются и переименовываются. Например,


Hittite и Linear Technology давно куплены Analog Devices. Но в обозначении ЭКБ до сих пор используются стили, характерные для Hittite и Linear Technology. И в документации, найденной в сети, часто фигурируют старые названия фирм.

На предприятиях-разработчиках изделий обычно существует специальный документ, который определяет все правила записи параметров компонентов. Этот документ обычно входит в систему менеджмента качества (СМК) и обеспечивает необходимый уровень единообразия и унификации конструкторских документов как минимум в пределах одного предприятия.

Внесение текстовых заметок и примечаний в схему


При составлении схемы возможно внесение текстовых заметок или примечаний. В зависимости от того, нужно ли, чтобы эти заметки текущими пометками или должны остаться в схеме после окончания проектирования, нужна ли поддержка ссылок, а также должны заметки быть удалены при финализации проекта или нет, доступно три объекта – Notes, Text Frame и Text String.

Если заметки нужны для текущего проектирования, например, чтобы не забыть посчитать какой-либо участок схемы или как комментарий проверяющего, то удобно использовать заметки (Notes). Ставятся они по Place – Notes.




Заметки удобны тем, что их можно свернуть при отображении (Collapsed), подписать (Author) и задать цвет фона. Также при экспорте в PDF электрической схемы заметки можно автоматически скрывать, чтобы получать чистый, соответствующий ЕСКД лист Э3.


Если текст должен остаться в готовом документе, то более правильно его сделать с помощью текстового поля Place – Text Frame (P, F). С помощью него, например, можно создавать нумерованный список технических требований. Перенос в текстовом поле делается по Shift+Enter.




При заполнении текстовых полей и заметок можно ссылаться на параметры листа или проекта, как системные, так и пользовательские. Для этого нужно при заполнении текста перед параметром ставить «=».




Заметки и текстовые поля также поддерживают интерактивные ссылки на компоненты и цепи в проекте. Создать ссылки можно при заполнении заметки или текстового поля в панели Properties. Для этого надо перед добавлением ссылки ввести @ и выбрать в выпадающем списке необходимый компонент или цепь.




В режиме графического редактирования заметок и текстовых полей отображается уникальное имя ссылки. За счет этого при изменении позиционного обозначения или названия цепи обновляется и ссылка.



В получившемся текстовом поле или заметке при щелчке по ссылке фокус перескакивает к компоненту или цепи.



Сброс выделения по Shift+C. Более подробно это поведение настраивается в настройках Altium Designer в Tools – Preferences – System – Navigation группа Highlight Methods.




При использовании ссылок на компоненты и цепи есть несколько особенностей, в том числе


- Нет возможности создать ссылку на перечисление в виде «R1..R5», нужно вводить ссылку на каждый компонент или цепь. Что логично, каждая ссылка уникальна.

- У компонентов с УГО разнесенного вида, создается ссылка на каждую секцию по отдельности. Что также логично, при нажатии на ссылку фокус перескакивает к компоненту и если секций несколько, то было бы непонятно к какой перескакивать.

Если в схеме необходимо оставить интерактивную ссылку на Интернет-ресурс или файл в хранилище, то можно воспользоваться текстовой строкой Text String (Place – Text String, P, T). При заполнении текстовой строки доступно поле URL, куда можно ввести ссылку. В этом случае, в поле Text можно ввести название ссылки.




В схеме перейти по ссылке можно по ПКМ – Hyperlink



Также при наведении и удержании курсора над текстовым полем с ссылкой, появится окно с ссылкой.




При указании ссылки необязателен полный префикс вида «http://». Однако он необходим, если планируется использование внешнего интернет-браузера. Управление, будут открываться ссылки встроенным в Altium Designer браузером или внешним, определяется в настройках Tools – Preferences – System – View группа General галка Open internet links in external Web browser.



Для указания файлов в локальном хранилище необходимо использовать префикс «file:///».

Проверка схемы



После окончания составления схемы всегда нужно проверять список цепей и компонентов проекта, в том числе, присутствуют ли все компоненты; соединены ли нужные цепи, а ненужные разделены; правильно ли отработали соединения цепей между листами и имена цепей соответствуют ожидаемому, назначены ли необходимые классы цепей и пр. Особенно это важно для иерархических проектов или многолистовых проектов.



Вообще, ошибки в устройстве гораздо проще и дешевле исправить на этапе составления схемы, чем на этапе разводки топологии или, тем более, при изготовлении опытных образцов.

Для этого можно пользоваться панелью Navigator, на которой при выбранном списке Flattened Hierarchy можно контролировать финальный список компонентов и цепей. Этот же список передается в топологию при прямом ECO.

Для каждого из компонентов можно посмотреть его пины, в какие цепи они подключены, какие параметры заданы и пр.


Для каждой из цепей указано его финальное имя, к каким пинам она подключена и пр.

При выборе объекта в списках он автоматически выбирается и подсвечивается в схеме. Сброс выбора по Shift+C.



Сокращенная информация о цепях и компонентах также показывается в панели Projects в составе активного проекта в группах Nets и Components.


Присутствует инструмент окрашивания цепей для визуального контроля. Можно по команде View – Set Net Colors – выбрать цвет, окрасить цепь выбранным цветом. Цепь окрасится на всех листах проекта. Этот цвет также перейдет в топологию для подкрашивания.



Также в проверку схемы входит проверка корректности параметров ЭКБ.


Для проверки списка и параметров ЭКБ удобно использовать файл типа ActiveBOM (добавляется в проект по Add New to Project – ActiveBOM).

В верхней части можно переключить режим отображения – плоский (Flat), основной (Base) и консолидированный (Consolidated). Для проверки параметров ЭКБ удобно использовать вид Base. В панели Properties идет управление группировками и отображаемыми столбцами, а также подсчет стоимости ЭКБ (при настроенных связях Supply Links с магазинами ЭКБ, в примере не используется).




Настроим группировку компонентов (по совпадению каких параметров компоненты будут считаться одинаковыми). Если параметр пустой или заполнен звездочкой (*), то считается, что значения совпадают. Для пробела это не так.

В нашей библиотеке постоянные конденсаторы имеют следующий список параметров – Value, Dielectric, Tolerance, VDC, Package, Manufacturer, PartNumber; танталовые конденсаторы - Value, Tolerance, VDC, Package, ESR, Manufacturer, PartNumber; резисторы – Value, DCV, Power, Tolerance, Package, Manufacturer, PartNumber; индуктивности – Value, DCR, IRMS, ISAT, Q, SRF, Tolerance, Package, Manufacturer, PartNumber; микросхемы – Manufacturer, PartNumber. Нужно настроить, чтобы компоненты группировались по данным параметрам. Для этого сначала в панели Properties на вкладке Columns надо сначала включить отображение данных столбцов плюс Designator и Footprint.




Данные параметры изначально вводились на уровне схемы, поэтому можно включить фильтр по происхождению параметра Schematic.



В получившийся таблице хорошо видны несоответствия и ошибки.

Item Details													
Line #	Designator	Value	Quantity	DCR	DCV	Dielectric	ESR	Footprint	IRMS	ISAT	Manufacturer	Package	PartNumber
1	C1	10 мкФ	1			X5R		CAPC200X125X95L5...			Murata	0805	GRM21BR6VA106
2	C2	10 мкФ	1				3,4 Ом	CAPPM320X160X18...			Vishay	1206	293D106X0010A2
3	C3	1,6 нФ	1			COG		CAPC100X50X55L20N			Murata	0402	GJM1555C1H1R6
4	C4	1000 нФ	1			X7R		CAPC160X80X90L30N			Multicomp	0603	MC0603B102J500
5	C5	100 нФ	1			COG		CAPC100X50X55L20N			KEMET	0402	C0402C101J5GAC
6	DA1		1					SOIC127P600X160~...			Microchip		MIC39102BM
7	DA2		1					SON9P50_300X300...			Analog Devices		ADL5521ACPZ-R7
8	L1	1 нГн	1	45 мОм				INDC160X80X100L3...	1,6 A	1,6 A	Coilcraft	0603	0603CT-1N0XJLU
9	R1	330 кОм	1		50 B			RESC100X50X40L25N			TE Connectivity	0402	CRG0402F100K
10	R2	1 МОм	1		50 M			RESC100X50X40L25N			Panasonic	0402	ERJ2RKF1004X
11	R3	1,3 кОм	1		50 B			RESC100X50X40L25N			Yageo	0402	RC0402FR-071K3
12	W1		1					Filter					
13	XP1		1					HDRV2W64P254_1...			Hirose		A2-2PA-2.54DSA
14	XW1, XW2		2					MOLEX 73251-1153			Molex		73251-1153

Если необходимо отредактировать какой-либо компонент, то по ПКМ – Cross Probe можно перейти к нему в схеме.



В список минимально проверяемых параметров ЭКБ входят:

- общая корректность схемы, т.е. обеспечивает ли выбранная ЭКБ необходимую функциональность;
- соответствие параметров ЭКБ выбранному PartNumber-у и между собой;
- правильность выбранного посадочного места (при наличии в библиотеке компонентов с несколькими посадочными местами);
- следование стиля заполнения параметров ЭКБ стандарту предприятия;
- возможность покупки выбранного ЭКБ в пределах жизненного цикла проектируемого изделия.


Как и при любой разработке, схему и параметры ЭКБ должен проверять не тот человек, который составил схему. Иначе очень легко пропустить ошибку и даже не заметить ее.

Создание топологии

Создаем файл топологии (PcbDoc) в наш проект через Add New to Project - PCB. Сохраним его под именем МПСУ.464342.019Т5М.PcbDoc.


Настройка единиц топологии

Новые файлы топологий создаются в дюймовой сетке. Перейти в метрическую можно по настройке Units (панель Properties, группа Other, Units сменить на mm) или по клавише «Q».





Настройка механических слоев

Далее настраиваем схему механических слоев. Делается это аналогично редактору посадочных мест, в панели View Configurations на вкладке Layers & Colors в группе Layers (клавиша «L»). По ПКМ – Add Component Layer Pair добавляем три пары: M1/M2 – Assembly, M3/M4 – 3D Body, M15/M16 – Courtyard.



Также нам нужно определить отдельный слой, в котором будет находиться контур платы. По ПКМ – Add Mechanical Layer добавляем слой M5 типа Board.





Другие механические слои определяют по необходимости (в приере в этом нет необходимости).


Схему механических слоев можно экспортировать и импортировать через меню Tools – Import и Export Mechanical Layers. Взять применяемую нами стандартную схему механических слоев можно по ссылке [6] в папке altium-pcb-templates.

Импорт нетлиста


По команде Design - Import Changes from * .SchDoc передадим нетлист из схематика. Откроется окно ECO.

Сначала нажимаем Validate. Эта проверка того, что предлагаемый нетлист можно внести в топологию. На данном этапе ошибки в ECO чаще всего возможны, если компоненты не имеют или потеряли связь со своими посадочными местами.

После исправления ошибок (если они есть) нажимаем Execute Changes. Все компоненты раскидаются справа от полотна платы, а также создаются две комнаты (Rooms), соответствующие разным листам схемы, в которых расположены посадочные места компонентов и связи между ними.



Инструмент комнат позволяет создавать индивидуальные правила разводки для отдельных выделенных геометрических частей платы (а не по классу цепей или компонентов). В нашей учебной плате необходимости в этом нет, удалим прямоугольники комнат и в настройках Project - Project Options на вкладке Class Generation в таблице снимем галки Generate Rooms для каждого листа.



Настройка стека платы


Следующий этап – настройка стека платы. По команде Design - Layer Stack Manager откроется окно стека платы. У нас простая двухслойка, на RO3003 толщиной 0,508 мм. В качестве финишного покрытия выберем иммерсионное осаждение золота с подслоем никеля (ENIG).

Выберем слой диэлектрика и введем ему параметры согласно рисунку, не забыв установить тип «ядро» (Type = Core). Металлизации укажем толщину 36 мкм (1 os). Выбрав верхний слой металлизации по Insert Layer Above – Surface Finish

создадим слой финишного покрытия тип ENIG. Параметры паяльной маски оставим стандартные.

Чтобы стек было разрешено делать несимметричным, снимем галку Stack Symmetry. И удалим слои паяльной маски и шелкографии с нижней стороны.

Параметры материалов вводим для того, чтобы все сгенерированные выходные файлы (ODB++ и пр.) и данные для КД сразу содержали по максимуму информации о конструкции платы и ее не надо было потом вводить руками. Также наличие заданного стека позволяет использовать профиль импеданса.



Если бы у нас был более сложный стек, то надо было бы определиться с типом многослойки — попарное прессование или наращивание слоев препрега относительно основного ядра. И соответственно указать, какие диапазоны отверстий доступны (вкладка Via Types).

Для попарного прессования возможны переходные отверстия между соседними слоями относительно ядер и сквозные отверстия. Один из вариантов стека для многослойной гибридной платы выполненной методом попарного прессования приведен ниже.

#	Name	Type	Thickness	Material	#	Thru 1:4	Blind 1:2	Blind 3:4
	Top Overlay	Overlay						
	Top Solder	Solder Mask	0.01016mm	Solder Resist				
	Top Surface Fini...	Surface Finish	0.004mm	Nickel, Gold				
1	Top Layer	Signal	0.018mm	CF-003	1			
	Dielectric 1	Core	0.544mm	WL-CT350				
2	Layer 1	Signal	0.018mm	CF-003	2			
	Dielectric 2	Prepreg	0.102mm	WL-PP350				
	Dielectric 3	Prepreg	0.102mm	WL-PP350				
3	Layer 2	Signal	0.018mm	CF-003	3			
	Dielectric 4	Core	0.51mm	FR4 HiTg170				
4	Bottom Layer	Signal	0.018mm	CF-003	4			
	Bottom Surface...	Surface Finish	0.004mm	Nickel, Gold				
	Bottom Solder	Solder Mask	0.01016mm	Solder Resist				
	Bottom Overlay	Overlay						

В многослойке, построенной относительно одного ядра, в базовом варианте доступны только сквозные отверстия.


#	Name	Type	Thickness	Material	#	Thru 1:4
	Top Overlay	Overlay				
	Top Solder	Solder Mask	0.0254mm	SM-001		
	Top Copper Plat...	Surface Finish	0.02mm	PbSn		
1	Top Layer	Signal	0.035mm	Cu	1	
	Dielectric 1	Prepreg	0.076mm	FR4 PR		
	Dielectric 2	Prepreg	0.076mm	FR4 PR		
2	Int1	Signal	0.035mm	Cu	2	
	Dielectric 3	Core	0.51mm	FR4 Tg150		
3	Int2	Signal	0.035mm	Cu	3	
	Dielectric 4	Prepreg	0.076mm	FR4 PR		
	Dielectric 5	Prepreg	0.076mm	FR4 PR		
4	Bottom Layer	Signal	0.035mm	Cu	4	
	Bottom Copper...	Surface Finish	0.02mm	PbSn		
	Bottom Solder	Solder Mask	0.0254mm	SM-001		
	Bottom Overlay	Overlay				

В HDI-стеке можно применять более сложные типы и диапазоны отверстий - лазерные MicroVia и Stacked MicroVia, обратное высверливание BackDrilling, контролируемое сверление на глубину и пр. Но это стоит уже гораздо дороже и имеет смысл только для дорогих многослойных плат, как правило в составе сложных высокоскоростных цифровых или экзотических высокочастотных устройств.

Для задания стека удобно использовать готовые библиотеки материалов печатных плат. Например, поставляемую ООО «Резонит» [26].

Чтобы загрузить библиотеку материалов необходимо находясь в редакторе стека по команде Tools – Material Library по кнопке Load загрузить XML-файл. Материалы, взятые из библиотеки материалов ООО «Резонит», будут иметь в поле Manufacturer значение Rezonit.

Также в этом окне можно создать свои материалы и потом их экспортировать по кнопке Save.




Задание геометрии платы

Теперь определим геометрию платы. В Altium Designer есть несколько способов определения геометрии платы, в том числе через генерацию из контура и режим прямого редактирования.

Режим прямого редактирования вызывается по команде View - Board Planning Mode (клавиша «1»). В этом режиме кроме базовых инструментов есть продвинутые, позволяющие определять гибко-жесткие сложносоставные платы. По команде Edit Board Shape создадим поле платы как прямоугольник 110x60 мм.


С центром координат надо быть аккуратнее. Его можно переместить по командам группы Edit – Origin. Для простых прямоугольных плат левый нижний угол платы может быть удобной точкой. Но редактор печатных плат в Altium Designer с проблемами работает с отрицательными координатами, т.е. ничего левее и ниже этой точки быть не должно. Поэтому, удобно сместить центр координат на какое-то разумное расстояние вниз и влево, обычно эта цифра (-25 мм, -25 мм).




Генерация из контура предполагает, что в выбранном механическом слое (мы назначили «Board») есть замкнутая полилиния. Например, импортированная из механического CAD, чтобы вписаться в корпус. Также могут присутствовать и внутренние вырезы. Можно и обратно сформировать контур в механическом слое на основании существующего полотна.




Скруглим углы контура платы, используя дуги (это не очень удобно делать в режиме прямого редактирования).

Находясь в режиме «2D Layout Mode» (клавиша «2»), по команде Design – Board Shape – Create Primitives from Board Shape (D, S, P) создадим в слое Board контур платы линиями толщиной 0,1 мм.







Затем скруглим углы платы дугами радиуса 6 мм. Для этого разместим четыре дуги в углах (это проще всего делать в сетке 1 мм). Затем сдвигаем угол платы до пересечения с дугой и удаляем срез под 45° .



Аналогично повторяем для всех углов.



Теперь выбираем все примитивы данного контура (можно по команде Edit - Select – All on Layer, S, Y находясь в слое Board) и по команде Design - Board Shape - Define from selected objects (D, S, D) создаем новый контур платы.



При разработке печатной платы данный контур еще пригодится при генерации файлов производства (один из гербер-файлов должен содержать в себе контур платы), поэтому удалять его не будем. Но чтобы он не мешался и, чтобы его

случайно не испортить, заблокируем его (символ замка в панели Properties), а видимость слоя Board отключим.


Создание классов в топологии

Все созданные в печатной плате, автоматически сгенерированные, а также импортированные из схемы классы находятся в окне Design – Classes (D, C). Также классы создаются по ПКМ – Add Class в соответствующей группе. Любой объект


может входить в разные классы. Добавление объекта в класс по кнопке , удаление по .

Создадим два класса компонентов:

- Класс компонентов RF, в который внесем все компоненты, лежащие в ВЧ-цепях. Это конденсатор C3, индуктивность L1, микросхема DA2 и фильтр W1.



Класс компонентов RFCons (ВЧ-разъемы XW1 и XW2) был сгенерирован из схемы.




Создание и настройка правил


Правила определяют, что допустимо и недопустимо в нашем проекте. Накладываться правила могут как на одиночные объекты, так и на пары. Также удобно использовать классы (цепей, компонентов, посадочных мест и пр.) для группового задания правил.

По команде Design - Rules (D, R) переходим к окну правил проекта.


1. Electrical\Clearance. Одно базовое правило зазора. Между частями проводящего рисунка зададим 0,15 мм.




2. Electrical\Short Circuit. Исходное правило, не разрешающее пересечение разных цепей.




3. Electrical\Un-Routed Net. Исходное, не разрешающее оставлять неразведенные цепи.



4. Electrical\Un-connected Pin. Исходное, не разрешающее оставлять неподключенные выводы компонентов.




5. Electrical\Modified Polygon. Исходное правило UnpouredPolygon. Будет находить полигоны, которые были изменены (включая касающиеся их примитивы) или скрытаны и предупреждать.




6. Electrical\Creepage Distance. Правила, позволяющие проверять расстояния между заданными цепями не по наименьшему расстоянию, а с учетом вырезов в плате и пр. Имеет смысл в силовой разводке, где нужно соблюдать расстояние между отдельными цепями для исключения возможности пробоя. В текущем проекте не используется.

7. Electrical\Routing\Width. Два правила:


7.1. Width, базовое для обычной разводки с допустимыми ширинами дорожки (min, pref, max) 0,2 мм/0,3 мм/0,5 мм на всех слоях.




7.2. WidthRF, второе правило для ВЧ-разводки, с ширинами 0,2 мм/1,2 мм/1,2 мм, расположенное над базовым правилом в списке.



8. Routing\Routing Topology. Исходное правило Shortest, рекомендуемое автотрассировку с общей минимальной длиной участков в цепи. Используется при автотрассировке. Оставлено по умолчанию, т.к. в текущем проекте автотрассировка не используется.




9. Routing\Routing Priority. Исходное правило, позволяет задать приоритет цепей друг перед другом для автотрассировщика. Пустое, т.к. в текущем проекте автотрассировка не используется.




10. Routing\Routing Layers. Правило, указывающее каким цепям на каком слое можно находиться.

10.1. RoutingLayers. Правило по умолчанию разрешает всем цепям быть на всех слоях.




10.2. RoutingLayersRF, правило, разрешающее цепям класса RF находиться только на слое Top Layer.



11. Routing\Routing Corners. Правило, задающее минимальный и максимальный размер участка под 45° при использовании сторонних автотрассировщиков. Ни встроенным автотрассировщиком Situs, ни при интерактивной трассировке правило не используется, можно оставить по умолчанию либо удалить.

12. Routing\Routing Via Style. Правило, позволяющее задать какие в каких цепях допустимы размеры переходных отверстий в формате металлизация пояска/диаметр отверстия. Можно задавать либо через min/pref/max, либо ссылкой на шаблон (библиотеку PadViaLibrary). В проекте для разводки будет один разрешенный стиль переходных отверстий 0,8 мм/0,4 мм.



13. Routing\Fanout Control. Группа правил, контролирующая стили генерации веерной разводки от плотноупакованных микросхем. В текущем проекте веерная разводка генерироваться не будет, поэтому эти правила не применяются. Можно удалить или оставить по умолчанию.

14. Routing\Differential Pairs Routing. Правило, задающее ширину и зазор в дифпарах. В текущем проекте дифпар нет, поэтому правило не применяется. Можно удалить или оставить по умолчанию.

15. SMT\SMD To Corner. Правило, задающее минимальное расстояние от пада до первого излома цепи. В текущем проекте не применяется, созданного правила нет.


16. SMT\SMD To Plane. Правило, задающее минимальное расстояние от пада до полигона. В текущем проекте не применяется, созданного правила нет.

17. SMT\SMD Neck-Down. Правило, задающее, насколько может быть уже выходящая из пада цепь чем ширина пада. В текущем проекте не применяется, созданного правила нет.


18. SMT\SMT Entry. Правило, задающее разрешенные углы входа цепей в пады. В текущем проекте не применяется, созданного правила нет.

19. Mask\Solder Mask Expansion. Правила, задающие припуск паяльной маски, за исключением тех мест, где вырез задан принудительно. Также с версии Altium Designer 20 можно в данном правиле задавать тентирование (закрытие маской) отверстий на уровне правил. Два правила:


19.1. SolderMaskExpansion, базовое, зазор от металлизации до выреза паяльной маски 0,05 мм. Работает на все пады и отверстия, за исключением тех, где вырезы в паяльной маске заданы принудительно.



19.2. SolderMaskExpansionGNDVia, выше приоритетом зададим тентирование для отверстий в земляной заливке. Запрос IsVia and InNet('GND'), галка Tented.



20. Mask\Paste Mask Expansion. Правило, задающее отступ паяльной паты от пада, за исключением тех падов, где паста задана принудительно. Правило по умолчанию на 0 мм (паста вровень с падом).




21. Plane\Power Plane Connect Style. Правило, задающее стиль соединения переходных отверстий и сквозных падов со внутренними слоями типа Plane. В текущем проекте внутренних слоев типа Plane нет, поэтому правило не применяется. Можно удалить или оставить по умолчанию.


22. Plane\Power Plane Clearance. Правило, задающее зазор между металлизацией переходных отверстий и сквозных падов от внутренних слоев типа Plane в различающихся цепях. В текущем проекте внутренних слоев типа Plane нет, поэтому правило не применяется. Можно удалить или оставить по умолчанию.

23. Plane\Polygon Connect Style. Группа правил, задающих стиль соединения с полигонами (заливками). Здесь нам понадобится целая группа правил:


23.1. Нижнего приоритета базовое PolygonConnect с термобарьерами
0,2 мм/0,2 мм




23.2. Выше него для падов компонентов из класса RF, подключенных к земле
(определение `InComponentClass('RF')` and `InNet('GND')`), с термобарьерами
0,2 мм/0,2 мм




23.3. Выше него прямое соединение для переходных отверстий в заливке
(определение `IsVia` and `InNet('GND')`)




23.4 Еще на уровень выше поставим правило для земляных выводов боковых SMA-разъемов. Они в классе компонентов RFCons и в цепи GND.



23.6. На уровень выше для прямого подключения земляных отверстий в нижнем слое в фильтре W1. Воспользуемся выражением IsPad and InComponent('W1') and InNet('GND').



23.7. Окончательно, выше всех соединение с термобарьерами (0,5 мм/0,3 мм) для монтажных отверстий. В текущем проекте мы решили использовать составные монтажные отверстия как свободные посадочные места. Они имеют посадочное место с именем «МН_М3», поэтому воспользуемся выражением HasFootprint('МН_М3').




24. Testpoint. Группа правил, определяющих использование падов и переходных отверстий для использования в качестве точек контакта при автоматизированном электротесте. На основании этих правил можно быстро


сгенерировать матрицу контрольных точек для тестирования, как на этапе только печатной платы (Fabrication Testpoint), так и уже в сборке с компонентами (Assembly Testpoint). В текущем проекте не заданы настройки генерирования матрицы контрольных точек и правила не применяются. Можно удалить или оставить по умолчанию.

25. Manufacturing\Minimum Annular Ring. Правила, задающие минимальный размер пояска металлизации. Два правила:


25.1. MinimumAnnularRingPAD, распространяется только на сквозные пады (IsPad), минимальная ширина пояска 0,2 мм.




25.2. MinimumAnnularRingVIA, распространяется только на переходные отверстия (IsVia), минимальная ширина пояска 0,15 мм.




26. Manufacturing\Acute Angle. Минимальный внутренний угол рисунка разводки для исключения кислотных ловушек. Разрешим минимум 60° для всех видов металлизированных примитивов.




27. Manufacturing\Hole Size. Допустимые размеры отверстий. Разрешим от 0,4 мм (выбранное нами переходное отверстие) до 3,5 мм (основное монтажное отверстие).




28. Manufacturing\Layer Pairs. Правило, требующее, чтобы диапазоны всех устанавливаемых в печатную плату отверстий соответствовали разрешенным в стеке.




29. Manufacturing\Hole to Hole Clearance. Правило, задающее минимальное расстояние между отверстиями. Укажем 0,2 мм. В нашем проекте нет Stacked MicroVia, их отключим.




30. Manufacturing\Minimum Solder Mask Sliver. Правило, задающее минимальный мостик паяльной маски. Установим 0,125 мм.




31. Manufacturing\Silk to Solder Mask Clearance. Правило, задающее зазор шелкографии для вскрытого металла или границы паяльной маски. Установим зазор от границы масочного окна на падах (IsPad) посадочных мест до шелкографии 0,05 мм.




32. Manufacturing\Silk to Silk Clearance. Правило, задающее зазор между элементами шелкографии. Установим 0,15 мм.



33. Manufacturing\Net Antennae. Правило, определяющее минимальную длину разрешенного висящего отрезка цепи. Установим, что висящих участков вообще нельзя (0 мм).




34. Manufacturing\Board Outline Clearance. Минимальное расстояние от края платы до элементов проводящего рисунка. Установим 0,25 мм (как при фрезеровании, без торцевой металлизации).



35. High Speed. Группа правил, используемая при высокоскоростной и частично в высокочастотной разводке. В текущем проекте не применяются.


36. Placement\Room Definition. Сюда автоматически добавляются все созданные комнаты. В текущем проекте комнаты не создавались, поэтому список пустой.

37. Placement\Component Clearance. Правило, задающее минимальный зазор между компонентами. Установим 0,2 мм по горизонтали и без ограничений по вертикали. Правило работает по добавленной 3D-модели. Если 3D-модели нет, то используется автосгенерированный прямоугольный конур вокруг компонента.



38. Placement\Component Orientations. Правила, определяющие, под какими углами можно располагать компоненты на плате. Может иметь значение, если используется пайка волной. В текущем проекте не применяется.

39. Placement\Permitted Layers. Правила, определяющие какие компоненты на каких сторонах платы можно размещать. В нашей плате все компоненты должны быть на верхнем слое.




40. Placement\Height. Правила, позволяющие задать разрешенную минимальную и максимальную высоту компонентов. Может иметь смысл, если,


надо, например, в пределах определенного участка платы не должно быть слишком высоких компонентов (надо уложиться в корпус). В текущем проекте не применяется.

41. Группа правил Signal Integrity. Позволяют по результатам моделирования (как схемотехнического, так и на основе разведенной платы) проверять целостность питания, сигналов, контроль импеданса и пр. В текущем проекте не применяется.

После окончания создания правил можно настроить, какие из правил будут проверяться онлайн, а какие только по запросу. Определяется это в окне Tools – Design Rule Check в списке Rules To Check. Общий подход здесь такой – онлайн проверяются правила, которые не очень сложные для проверки и, без следования которым, очень легко совершить такую ошибку, что плату придется переразводить заново. На рисунке приведен один из вариантов такой настройки.



Созданные правила можно экспортировать и импортировать в окне редактора правил по ПКМ – Import и Export Rules.




Пример созданных правил DRC можно найти по ссылке [6] в папке altium-pcb-templates.


Проверка иерархии примененных правил

В достаточно сложных платах быстро набирается большое число правил, и с определенного момента может оказаться непонятно, какое из введенных правил применяется на данный объект или пару объектов. Для определения примененного правила в некоторой части платы можно воспользоваться парой инструментов Applicable Unary Rules и Applicable Binary Rules.

Unary выведет список всех правил, применяемых к одному объекту (предельный размер отверстия, разрешенные слои разводки и т.д.). Если на данный объект может применяться много правил одного типа, то выведется вся иерархия и отмечается, какое из правил действует. Binary работает аналогично к паре объектов (зазоры, стили соединения с полигонами и т.д.). Вызов этих проверок происходит по ПКМ - Applicable Unary Rules и выбрать один объект или ПКМ - Applicable Binary Rules и выбрать два объекта.




Для примера, на рисунке видно, что выбранные пары объектов (полигон Top-GND и одно из отверстий в цепи GND) могут попадать под два правила типа Polygon Connect Style; но правило PolygonConnectGNDVia (отмечено зеленой галочкой) выше базового правила PolygonConnect (отмечено красным крестиком), и поэтому отверстие имеет прямое соединение полигоном.




Настройка отображения цепей и слоев


У нас в проекте есть цепь GND и линии связи ее есть по всей плате. Реализовывать большую ее часть мы будем с помощью заливки. Чтобы эти линии не отвлекали, их можно скрыть. Для этого в панели PCB вызываем список Nets. В нем аналогично списку Components перечислены все цепи, сгруппированные по классам. В списке ищем GND и по ПКМ – Connections - Hide прячем.



Также в списке цепей можно по ПКМ – Properties (или ДЛКМ) зайти в окно настроек цепи, и, например, изменить для нее цвет (по умолчанию цвета соответствуют слою). Сюда же переходят использованные в схеме для окрашивания цепи цвета.




Теперь, если в списке цепей по выбранной цепи ПКМ – Display Override – Selected On и в панели View Configurations (Ctrl+D) на вкладке View Options в группе Additional Options включить настройку Net Color Override (быстрая клавиша «F5»), то цвет примитивов в выбранной цепи станет шахматной раскраской с цветом слоя. Переопределенный цвет также отмечается в списке цепей.



Стиль окрашивания цепей определяется настройками Tools – Preferences – PCB Editor – Board Insight Color Overrides в группе Base Pattern. По умолчанию установлена шахматная раскраска с цветом слоя.

При использовании полигонов и регионов удобно бывает их отобразить полупрозрачными или даже только по контуру. Управление отображениями всех примитивов настраивается в панели View Configurations (Ctrl+D) в группе Object Visibility:


- прозрачность определяется ползунком в столбце Transparency
- отображение примитива только по контуру включается по галке в столбце Draft
- выключение отображения примитива по глазку




Более тонкие параметры отображения (с привязкой к слоям) можно сделать по кнопке Advanced.

Выбранные настройки отображения можно сохранить как схему в списке Configuration.

Для быстрого включения всех примитивов в режиме контура и обратно можно пользоваться быстрыми комбинациями Ctrl+D, D (контурное отображение) и Ctrl+D, F (полное отображение). На рисунке пример контурного отображение всех примитивов.




Настройки цветов слоев можно провести в панели View Configuration на вкладке Layers&Colors (клавиша «L») выбирая цвета слоям.




Подобранный цветовой профиль можно экспортировать или импортировать в настройках Tools - Preferences – PCB – Layer Colors как цветовой профиль. Используемый автором цветовой профиль, отличающийся от встроенных в Altium Designer более спокойными цветами можно взять по ссылке [6] в папке altium-pcb-templates.


При первоначальном размещении компонентов и разводке отображение позиционных обозначений в шелкографии и сама шелкография часто мешают. Отключить отображение отдельных слоев можно либо в панели View Configuration на вкладке Layers&Colors (клавиша «L») щелкая по глазкам.




Также можно скрывать и отображать обратно слои несколькими командами ПКМ по списку слоев в строке статуса




Можно настроить список одновременно отображаемых слоев и сохранить его в поле Layer Sets. Изначально определены несколько готовых наборов.



Если нужно, чтобы слой отображался всегда (в том числе вне зависимости от режима Single Layer Mode или настроенных фильтров), то нужно в списке слоев щелкнуть Ctrl+ЛКМ по его глазку. Глазок слоя будет отмечен квадратиком.




Если нужно посмотреть на плату снизу (что необходимо при разводке и расположении компонентов на обратной стороне), то нужно включить галку View From Bottom Side (Ctrl+F). Отображение отзеркалится слева направо.




Также полезен режим Single Layer Mode (Shift+S, циклически). Доступные режимы определяются настройкой Tools – Preferences – PCB Editor – Board Insight Display группа Available Single Layer Modes.

Полезным еще является использование панели PCB Filter (F12). И использованные фильтры можно сохранить по кнопке Add To Favorites. Сохраненные фильтры хранятся в окне Expression Manager (кнопка Favorites), там


фильтрам можно давать осмысленные имена и редактировать их, включая реакцию Mask-Select-Zoom.




Все сохраненные фильтры и последние примененные можно быстро вызвать по клавише «Y».




Также можно настроить реакцию Mask-Select-Zoom при выборе в панели PCB (работать только в каком-то классе цепей, компонентов и пр.).




Сброс любого выбора Mask-Select-Zoom (из фильтра, выбора в панели PCB, через Cross Probe и пр.) осуществляется по кнопке Clear  (SHIFT+C).

Размещение монтажных отверстий как свободных посадочных мест


Установим монтажные отверстия. Их будет 4, как добавленное посадочное место (в электрической схеме их нет). Разместим их по углам платы на расстоянии 10 мм от краев, в цепи GND. В панели Components ищем компонент МН и по Place размещаем одно. Заходим в его настройки, устанавливаем ему позиционное обозначение МН1 и отключаем видимость этого позиционного обозначения.






Затем надо подключить его к цепи земли. Надо выбрать все пады в его составе и указать им цепь земли. Это можно сделать несколькими способами, в том числе:

- Установив фильтр выбора на пады, выбрав их по одному и в свойствах выбрать цепь GND




- быстро выбрать все пады в составе компонента MH1 используя панель PCB Filter



И затем всем за раз установить цепь GND.



Затем скопировать данное посадочное место монтажного отверстия, используя специальную вставку с сохранением имени цепи (Edit - Paste Special, E, A), галка Keep Net Name.






Приемы расстановки компонентов


Расположим компоненты.

Для поиска необходимого компонента вместо ручного поиска в куче размещенных через ЕСО компонентов можно воспользоваться следующими путями:


1. Через панель PCB. В ней все компоненты можно найти в списке Components. В этом списке все компоненты сгруппированы по классам. Поведение по щелчку по компоненту или классу компонентов определяется реакцией Mask-Select-Zoom (аналогично панели PCB Filter). Аналогично сброс выделения по Shift+C.



2. Из электрической схемы через инструмент Cross Probe. Находясь в схеме, нужно включить режим Cross Probe по Tools – Cross Select Mode (Shift+Ctrl+X). Затем по команде Tools – Cross Select (T, C) автоматически в топологии выберется посадочное место компонента. Более тонко поведение режима Cross Probe настраивается в настройках Tools – Preferences – System – Navigation группа Cross Select Mode.




Найденный и выбранный компонент можно переместить под расположение мыши по команде Tools – Component Placement - Reposition Selected Component (I, C). Также эта команда работает и в панели PCB в списке Components (ПКМ – Reposition Selected Component).



При перетаскивании поворот на 90° осуществляется по пробелу. Также при расстановке есть удобный режим, просвечивающий ближайшие центры падов (зажатый Shift). Эти режимы позволяют легко позиционировать компоненты относительно друг от друга.


Для компонентов, ставящихся к краю платы (или выреза), обычно обозначают его позицию (мы это делали дополнительной линией в слое Top Courtyard).

Для расположения компонента на обратной стороне платы используется команда Edit – Move – Flip Selection (M, I или L при перетаскивании). В этом случае его пады подсвечиваются цветом обратной стороны, а графика парных слоев меняется местами и зеркалится.




Чтобы сдвинуть компонент на один шаг сетки с помощью клавиатуры, можно воспользоваться командами Ctrl+стрелка. При нажатии Ctrl+Shift+ стрелка идет сдвиг на 10 шагов сетки.

Также удобны для позиционирования команды группы выравнивания Edit - Align (A, дальше нужная команда).




Расположение компонентов относительно границ других компонентов при перетаскивании возможно в трех режимах: Avoid (компонент останавливается у чужих границ), Push (расталкивает другие компоненты) и Ignore (игнорирует границы, возможно сделать наложение компонентов друг на друга в обход правил). Режим контролируется по строке состояния, управляется по клавише «R».

После выбранного расположения, компоненты можно зафиксировать, так чтобы случайно не сдвинуть их. Делается это через свойство Locked (замочек у координат в группе Location). Поверх объектов появятся символы ключиков.



Расположение фильтрующих конденсаторов по питанию

Фильтрующие конденсаторы по питанию (de-coupling) должны быть расположены ближе к потребителю (ножка микросхемы), причем меньший номинал ставится ближе к ножке. Располагать их стоит рядом, а не в разнобой. Также при расположении таких компонентов, у которых один пад должен присоединяться к земле, стоит сразу ставить земляные отверстия рядом с этим падом. В зависимости от технологии, может быть как разрешено ставить переходные отверстия в пады, так и должно быть некоторое расстояние от пада до отверстия. При этом в термопадах микросхем ставятся отверстия внутрь.




Инструмент графа цепи (From-To)

Для контроля корректности положения и разводки цепей питания с проходом через фильтрующие компоненты по питанию можно воспользоваться правилом Routing - Routing Topology в сочетании с настроенными графами связей From-To. Граф связей From-To позволяет указать, как между падами должна проходить разводка в пределах одной цепи.

При указании падам параметра Electrical Type типа Source, Load или Terminator можно автоматически настроить правило Routing Topology по рекомендациям из документации в разделе [8]. Поддерживаются типы топологий


Shortest (по умолчанию), Daisy-Simple, Daisy-MidDriven, Daisy-Balanced и Sturburst. К сожалению, в пределах схемы понастроить данное поведение не выйдет, т.к. задание типов падов Source, Load или Terminator в схеме невозможно.

Индивидуальный контроль From-To доступен в панели PCB в режиме From-To Editor. При переключении в этот режим скрываются линии связи и показываются только графы связей From-To. Выбрав в списке Nets редактируемую цепь, можно в списке Nodes выбирать узлы цепи (пады) и по кнопке Add From To (...) определять графы связей.



Для цепей, в которых падам задан параметр Electrical Type, можно автоматически сформировать граф связей для всей цепи. Однако, он должен удовлетворять одной из поддерживаемых топологий из списка выше.


Если при разводке были нарушен порядок, заданный в графе связей From-To, то при проверке Routing Topology будут показаны нарушения. Показываться нарушения будут только для разведенных участков. Также есть одна особенность, про которую надо помнить – данная проверка не различает Т-топологию и проход через промежуточный пад (в примере ниже у C10), что вообще-то имеет значение при разводке цепей питания.



Трассировка


Разводка обычных цепей проводится с помощью инструмента Interactive Routing (Route - Interactive Routing, U, T или Ctrl+W).

При разводке, как и при проложении линий, можно через Shift+Space выбирать режим (прямые 45/90, прямые 90/90, прямые с дугой 45/90, прямые с дугой 90/90, прямые под произвольным углом). В режимах с дугой можно изменять радиус дуги по «,» и «.» (дополнительно зажатый Shift ускоряет в 10 раз). По нажатию на Пробел меняется местами положение угла или направление дуги.




При нажатии на ЛКМ или Enter фиксируется точка разводки. При нажатии на Backspace можно удалить последний поставленный участок. Остановить разводку можно по Esc или ПКМ.


Также важными являются переход на другой слой с автоматическим добавлением отверстия (Num + и Num -, циклически по «L»), Ctrl+Shift+Wheel или Ctrl+L и выбрать из списка).



При нажатии на «3» циклически перебирается ширина линии по схеме min\pref\max\user choice. Также по Shift+W можно вызвать окно выбора пользовательских ширин. Данный список ширин можно заранее отредактировать в настройках по Tools – Preferences – PCB – Interactive Routing по кнопке Favorite Interactive Routing Widths.




Размер переходного отверстия можно выбрать принудительно по Shift+V из списка ранее использованных отверстий или подключённых библиотек отверстий и падов (PadViaLibrary).




По клавише «4» будут циклически перебираться доступные стили отверстий.

Для удобства отображения допустимых границ для разводки можно включить отображение границ по Ctrl+W. В этом случае будут показаны границы, взятые из правил зазоров и существующих зон запрета.




Также есть несколько режимов обхода препятствий (циклически по Shift+R):


- Ignore Obstacle – игнорировать препятствия, можно проложить цепь поверх других с нарушением правил, но нарушение будет подсвечено




- Walkaround Obstacles – огибать препятствия




- Push Obstacles – расталкивать препятствия



- Stop At First Obstacle – будет пытаться проложить цепь как будто никого нет, но обрежется на первом препятствии




- Hug And Push Obstacles – будет пытаться проложить цепь огибая препятствия, расталкивать будет только если места нет



- AutoRoute on Current Layer и AutoRoute on Multiple Layers – включается интеллектуальный модуль, автоматически выбирающий между огибанием и расталкиванием (на одном слое или с переходом в соседние слои).

Это не все режимы и настройки интерактивной трассировки, есть еще режим Follow Mode (вести вдоль опорного контура), автоустановка элементов веерной разводки (Fanout), режим установки последнего или предпоследнего участка (Look Ahead Mode), отображение длины цепи и соответствия этой длины существующим правилам выравнивания (Length Gauge), добавление меандра сразу при интерактивной трассировке (Add Accordion), настройки автоматической оптимизации проложенной цепи (Gloss Effort) и пр.

Вообще, можно вызвать отдельное меню-подсказку, в котором перечислены все возможные команды управления для текущей операции, по нажатию на клавишу «`»(тильда) или Shift+F1.




Текущий режим трассировки отображается в строке статуса.

Track 45:AutoRoute Current Layer [Width From: Rule Preferred] [Via-Size From: Rule Preferred][Thru 1:2] Gloss: Weak

Net Length(+5V) = 15.348mm Track[0.3mm x 4.882mm]

Также можно после начала трассировки нажать «Tab» или «F11», чтобы открылась панель Properties. В ней наглядно с поясняющими картинками отображены все текущие настройки трассировки и свойства разводимой цепи.



В Altium Designer также есть режим интерактивной разводки дифпар (Interactive Differential Pair Routing), разводки нескольких параллельных цепей (Interactive Multi-Routing) и продвинутый инструмент авторoutingа (ActiveRoute). Рассмотрение этих инструментов выходит за пределы данного методического указания.

Пересечение ВЧ-линий

Может возникнуть ситуация при разводке на двухслойке, что линией питания или управления необходимо пересечь ВЧ-линию. Разрывать землю под ВЧ-линиями нельзя, в этом случае необходимо воспользоваться одним из трех путей:

1. Изменить схему так, чтобы не было необходимости пересекать ВЧ-линию.

2. Изменить стек на многослойку.

3. Использовать для пересечения блокировочные конденсаторы в разрыве ВЧ-линии.

Путь 1 очевиден, но не всегда возможен. Покажем пути 2 и 3.


2. Изменение стека на многослойку.

Пусть мы сделали часть разводки на двух слоях (Top Layer и Bottom Layer), и стало понятно, то надо перейти на четырехслойку. Для ВЧ-плат стек четырехслоек как правило сделан попарным прессованием и выглядит как Top Layer – RF-Core – GND – Prepreg – PWR – FR-4-Core – Bottom Layer. Переопределение стека проходит в редакторе стека платы по Design - Layer Stack.

Также здесь настраиваются диапазоны отверстий на вкладке Via Types. Если плата несложная, то лучше обойтись только сквозными отверстиями (1 - 4). Если вариантов никак, то можно добавить (1 - 2) и (3 - 4), при попарном прессовании без применения элементов HDI-стека других диапазонов как правило быть не может.

2. Использование для пересечения блокировочных конденсаторов в разрыве ВЧ-линии.

Можно провести ограниченное количество линий между падами блокировочных конденсаторов в разрывах ВЧ-линий. Этот способ позволяет не делать многослойки, но требует, чтобы блокировочные конденсаторы были типоразмеров как минимум 160x80 (дюйм 0603) – чтобы было место между падами, и часто этим способом пользоваться нельзя. При этом не рекомендуется, чтобы линии питания шли параллельно ВЧ-линиям без защиты земли.




Правка разводки


В Altium Designer присутствует несколько инструментов и приемов, упрощающих правку существующей разводки.

Самый простой – удаление существующего участка с частичной ручной переразводкой. Чтобы быстро выбирать необходимые участки можно пользоваться довольно большим вариантом инструментов.


Чтобы выбрать всю цепь, можно щелкнуть ЛКМ по одному из участков цепи, и затем по Tab выбрать всю разводку всей цепи. Еще одно нажатие Tab выберет дополнительно еще и пады.




Присутствует довольно большое число инструментов выбора в меню Edit – Select (S, дальше выбор).



Можно настроить фильтры выбора и привязки (панель Properties с пустым выбором, группы Selection Filter и Snap Options). Они же настраиваются через тулбал Active Bar.




Также, можно навести на какую-то интересующую точку, где находится много пересекающихся объектов и по одиночному ЛКМ дождаться, пока появится окно выбора (или Shift+X для вызова окна Board Insight со схожим функционалом).



В панели PCB в списке Nets для каждой из цепей приведен список примитивов, из которых данная цепь состоит. По ПКМ в данном списке можно включать отображение различных видов примитивов.

Разводку можно редактировать, перетаскивая участки траков и дуг. В Altium Designer 20 обновили и усложнили поведение при перетаскивании. Начав перетаскивать по «Tab» можно выйти в настройки Interactive Sliding, которыми определяется поведение, в том числе:




- Gloss Effect (циклически по Shift+Ctrl+G) – будет ли автоматически оптимизироваться новая разводка с точки зрения занимаемого места и числа углов;

- Hugging Style (циклически по Shift + Space) – будут ли углы выдерживаться 45° или будут вставляться дуги (размер скоса 45° и радиус дуги контролируются дополнительными настройками Miter Ratio и Min Arc Ratio);

- Sliding Mode (циклически Shift+R) – решение при конфликте с другими примитивами (Ignore, Push, HugNPush, Stop, Walkaround и пр. аналогично интерактивной разводке);

- Vertex Action (циклически по «Пробел») – как будут деформироваться узлы.




Для прокладки цепей обычно включен режим Remove Loops (может включаться для отдельных цепей в их настройках или при интерактивной разводке по Shift+D). Данный режим оставляет для любого участка цепи только один вариант прохода, удаляя кольца. Такой режим можно использовать для перепрокладки цепи без предварительного удаления предыдущего.

Работа с полигональными объектами

В Altium Designer к объектам полигонального типа относятся регионы (Solid Region), контуры заливки (Polygon Pour), зоны запрета полигональной формы (Keepout – Solid Region), контур печатной платы (Board Shape в режиме Board Planning Mode), основание вытянутого 3D-тела (Extruded 3D Body), комнаты полигональной формы (Polygonal Room), пады сложной формы (Complex Pads) и пр.

Приемы работы с границами полигональных объектов схожи. Покажем на примере региона. Устанавливается регион по Place – Solid Region (P, R). При установке по точкам задаются узлы.

При первичном размещении полигонального объекта при создании следующего узла по Shift+Пробел циклически переключаются режимы добавления узла – 45/90, дуга 45, 90/90, дуга 90 и свободный угол (аналогично интерактивной разводке).



Смена направления угла делается по клавише «Пробел».


Для режимов с дугой по кнопкам «.,» и «<.» уменьшается и увеличивается радиус дуги.

Установленный полигональный объект можно графически редактировать, изменяя ему узлы и ребра.


Каждое установленное ребро имеет две вершины, среднюю точку и собственно ребро.

Изменение ребра возможно в трех режимах (циклически переключается по Shift+Пробел):


- Параллельный сдвиг ребра (Sliding Edge), положение мыши задает касательную точку на ребре (по умолчанию, если тянуть за ребро). При этом показывается новое значение длины ребра.



Ребро можно стянуть в узел



- Разбитие ребра на два (Breaking Edge), положение мыши задает новый общий узел. Также этот режим сразу включается при зажатом Ctrl+ЛКМ по ребру. Показывается длина ребра от предыдущего по списку узла.




- Преобразование ребра в дугу (Incurvating Edge), положение мыши задает третью точку на дуге. Показывается радиус новой дуги, длину хорды и угловые координаты дуги




Существующую дугу можно редактировать в трех режимах (циклически переключается по Shift+Пробел):


- Изменение радиуса при сохранении касательных углов к соседним ребрам или дугам (Sliding Edge), положение мыши задает точку на хорде между крайними узлами




При сдвиге в точку дуга превращается в одиночный узел.




В случае, если дуга не является внешней, этот режим приводит к параллельному сдвигу дуги вдоль соседнего ребра




- Разбитие на две дуги одинакового радиуса (Breaking Edge), положение мыши задает новый общий узел



- Изменение радиуса при сохранении крайних вершин (Incurvating Edge), положение мыши задает третью точку на дуге.




Если среднюю точку разместить на хорде дуги, то дуга превратиться в прямое ребро.




Изменение крайних вершин ребер возможно в трех режимах (циклически переключается по Shift+Пробел):


- свободный сдвиг узла (Moving Vertex), положение мыши задает новое положение узла. Соседние ребра перестраиваются автоматически.




В этом режиме можно упрощать геометрию полигона (объединять ребра), если совместить внешние узлы первого и последнего объединяемых ребер



- срез угла (Mitering to segment), положение мыши задает точку на сегменте



- сглаживание угла (Mitering to arc), положение мыши задает точку на хорде новой дуги:



Также можно удалить узел, если выбрать его, зажав ЛКМ и нажать клавишу Delete.


Все созданные полигональные объекты в свойствах имеют список вершин Outline Vertices. Дуги в этом списке привязываются к вершинам и задаются через

первую точку дуги, угловой размер и последнюю точку дуги (берется из координат следующей вершины)

Outline Vertices			
Index	X	Y	Arc Angle (Neg=CW)
0	145mm	75mm	
1	145mm	80mm	-89.9999708932422
2	150mm	85mm	
3	157mm	85mm	
4	160mm	82mm	
5	160mm	79mm	
6	164mm	75mm	
7	160mm	75mm	

У полигонального объекта в свойствах есть положение (X/Y). Изменение этих координат сдвигает весь полигональный объект. При этом эти координаты всегда совпадают с координатами нулевой вершины полигонального объекта.


Если нужно заблокировать полигональный объект от редактирования и перемещения, то нужно нажать на замочек у координат.



Если нужно заблокировать полигональный объект от графического редактирования (за счет перетаскивания ребер или узлов), но оставить возможность перемещения его целиком, то этот полигональный объект можно не блокировать, а добавить в объединение, состоящее только из него одного (ПКМ – Unions –  Create union from selected objects). В этом случае полигональный объект графически можно будет только перемещать. Однако прямое редактирование вершин в списке Outline Vertices работать будет.


Объединения поддерживают операцию масштабирования (ПКМ – Unions – Resize Union). После выбора активного объединения появятся четыре точки

окружающего прямоугольника. Перетаскиванием одной из этих точек можно промасштабировать объединение относительно противоположного угла.




Разобрать объединение можно по ПКМ – Unions –  Break objects from union.


Полигональные объекты поддерживают операцию объединения. Надо выбрать объединяемые полигональные объекты, ПКМ – Polygon Actions – Combine Selected Polygons объединить их.




И операцию вычитания. Нужно выбрать исходный полигональный объект, по ПКМ - Polygon Actions – Subtract Polygons from Selected запустить режим вычитания. Затем выбрать вычитаемые полигональные объекты (их может быть несколько) и по Esc или ПКМ закончить вычитание.



Существующему полигональному объекту также можно отредактировать границу в режиме ПКМ - Polygon Actions – Modify Polygon Border. В этом режиме на границе полигонального объекта выбирается исходная точка и затем как в режиме создания перерисовывается граница. Последняя точка должна находиться также на границе полигонального объекта.



Как при создании, так и при редактировании полигональных объектов включены линии-подсказки с авто-привязкой. Их можно временно отключать зажатием Shift.



Существует группа команд (Tools – Convert, T, V), позволяющие получить полигональные объекты из замкнутых контуров из примитивов (линий и дуг).

Копирование повторяющейся разводки


В последних версиях Altium Designer появился инструмент быстрого копирования разводки PCB Layout Replication Tool [9]. Необходимо выбрать существующую разводку и запустить команду Tools – PCB Layout Replication или

ПКМ - PCB Layout Replication. Инструмент попытается найти в нетлисте похожий по составу участок и предложит для копирования.


В окне утилиты в списке Source Block приведен состав исходного участка. В этом окне меткой  можно выбрать опорный элемент блока.

В списке Target Block показаны все найденные копии. При этом, те копии, где уже присутствует разводка, будут вынесены в отдельную группу Routing Detected и по умолчанию будут исключены из копирования. В окне Preview показывается вид будущего блока.

В группе Options задаются настройки копирования.



Если некоторым компонентам возможны замены, то им в списке Target Block добавится символ  и можно будет в выпадающем списке выбрать необходимый.



Копирование разводки в зеркальном режиме данным инструментом не поддерживается, что было бы полезно для трактов дифференциальной разводки, где симметричность каналов по длинам и положениям компонентов часто критична. Связано это с тем, что в Altium Designer не может сказать симметричен ли компонент и поэтому не может в общем случае определить, можно ли отзеркалить разводку без нарушения распиновки выводов.

Иногда инструмент PCB Layout Replication не находит копии выбранного участка в нетлисте. В этом случае может помочь вариант разбить исходный блок на несколько меньших.

При наличии в проекте мультисканальности, поиск копий использует в первую очередь логические десигнаторы. В этом случае утилита PCB Layout Replication ведет себя похоже инструменту Copy Room Formats, предназначенному для копирования разводки в многоканальных проектах. Более подробно про многоканальные проекты расписано в документации Altium Designer по ссылке [10], а также в методическом указании «Многоканальный проект в Altium Designer» автора [5].

Рекомендации по обновлению проекта (ECO)

Изменение проекта

При работе с проектом постоянно возникает необходимость обновления проекта (добавить или убрать компонент или цепь, изменить параметры компонента, изменить состав листов и пр.). Несмотря на то, что в некоторых случаях Altium Designer поддерживает обратное ECO (перенос изменений из платы в схему), в большинстве случаев правильно обновления проекта вносить со стороны схемы.

При этом важно помнить, что про все классы цепей и компоненты, определенные со стороны платы, схема обычно ничего не знает и при настройках по умолчанию ECO предложит их удалить. За этими ситуациями надо следить, чтобы не испортить себе проект.


Например, нам нужно следующее изменение проекта. Мы хотим сделать так, чтобы можно было включать или выключать питание всей платы с помощью выключения стабилизатора DA1. Для этого надо вывести на внешний разъем вывод стабилизатора EN. Цепь назовем «EN». Этот управляющий вывод является типа Active-High, т.е. стабилизатор включен, когда вывод EN имеет высокое состояние.

Также на этот вывод надо будет добавить подтягивающий до высокого напряжения резистор на 100кОм (малого типоразмера, т.к. через него почти не течет ток).


Окончательно надо будет заменить разъем XP1 на четырехвыводной, чтобы было куда размесить вывод цепи «EN».

Правим первый лист схемы:


- Обрываем вывод ноги EN у DA1




- заменяем разъем XP1 с типа PLD-2 на PLD-4 (можно сделать быструю замену по кнопке  в поле Design Item ID)




- заполняем параметры Net* в разьеме (они слетают при замене), выбираем альтернативный табличный УГО для разьема и правим подключение цепей земли




- протягиваем цепь EN от третьего контакта разьема до вывода EN у DA1 и именуем ее меткой цепи EN



- добавляем подтягивающий резистор на 100кОм типоразмера 0402




- доаннотируем схему, т.к. у резистора пока неопределенное позиционное обозначение (Tools – Annotate – Annotate Schematic). Здесь есть два варианта – дать ему позиционное обозначение без изменений номеров остальных компонентов (что приведет к нарушению порядка аннотации сверху-вниз слева-направо, но при этом сохранит нумерацию у существующей части схемы) или сбросить аннотацию всей схемы (что позволит соблюсти требования порядка аннотации, но приведет к изменению нумерации в существующей части схемы). Как делать – решать разработчику исходя из ситуации.




Теперь можно переносить изменения в топологию по команде в схематике Design – Update PCB Document (D, U) или в топологии Design - Import Changes (D, I).

Т.к. мы заменили один из компонентов (разъем XP1) без изменения позиционного обозначения, а также в топологии присутствуют монтажные отверстия как свободные посадочные места, то ECO сначала предложит привести в соответствие между собой компоненты в электрической схеме и топологии.



Вручную исправим данное несоответствие. В исходном списке видно, что у разъема XP1 выставлено соответствие только по позиционному обозначению. Это неправильно, нужно еще учитывать посадочное место.






По клавише  перенесем его в левую часть (список Un-Matched Components) и по клавише Perform Update зафиксируем текущее частичное соответствие.

Это окно соответствия УГО и посадочных мест также можно вызвать отдельно по Project – Component Links (C, K).


Далее откроется окно ECO. В нем нельзя сразу нажимать Execute, надо аккуратно пройти по предложениям:

- В группе Remove Pins From Nets (разорвать цепь от пада) согласиться с удалением DA1-1 from +12V (это отрыв EN от +12V), XP1-1 from +12V и XP1-2 from GND (удаление старого списка цепей от разъема XP1); удаление цепи GND с монтажных отверстий делать не надо




Enable	Action	Affected Object		Affected Document
Remove Pins From Nets(7)				
☒	Remove	DA1-1 from +12V	In	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH1-1 from GND	In	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH2-1 from GND	In	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH3-1 from GND	In	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH4-1 from GND	In	МПСУ.464342.2019-000 TSM.PcbDoc
☒	Remove	XP1-1 from +12V	In	МПСУ.464342.2019-000 TSM.PcbDoc
☒	Remove	XP1-2 from GND	In	МПСУ.464342.2019-000 TSM.PcbDoc

- в группе Remove Components (удалить компонент) удалим только XP1, монтажные отверстия надо оставить




☐	Remove	MH1	From	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH2	From	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH3	From	МПСУ.464342.2019-000 TSM.PcbDoc
☐	Remove	MH4	From	МПСУ.464342.2019-000 TSM.PcbDoc
☒	Remove	XP1	From	МПСУ.464342.2019-000 TSM.PcbDoc

- в группе Add Components (добавить компоненты) соглашаемся с добавлением нового XP1 и R4




☒	Add	R4	To	МПСУ.464342.2019-000 TSM.PcbDoc
☒	Add	XP1	To	МПСУ.464342.2019-000 TSM.PcbDoc

- в группе Add Pins To Nets (добавить пады в цепи) соглашаемся со всеми добавлениями




- в группе Add Nets (добавление цепей) соглашаемся с добавлением новой цепи EN




- в группе Remove Component Classes (удаление классов компонентов) отказываемся от удаления классов компонентов RF и RFConn



- в группе Add Component Class Members (добавление компонентов в классы компонентов) соглашаемся с добавлением R4 в класс компонентов первого листа




Ранее мы говорили, что перед нажатием на Execute Changes хорошим тоном считается сначала проверить возможность выбранных изменений по кнопке Validate Changes. Но ECO говорит, что данные изменения невозможно провести.




В данном случае это ложноположительные ошибки, связаны они с тем, что на момент проведения проверки Validate в топологии еще нет нужного компонента. Можно нажимать на Execute ECO, при его проведении компонент успеет добавиться и все операции отработают.

Новые и заменённые компоненты вынесутся в правый угол полотна топологии.



Вообще можно в любой момент проверить, насколько топология и схема соответствуют друг другу по Project – Show Differences (C, S). В окне будут перечислены все найденные различия. Например, после предыдущего обновления ЕСО обновленный разъем ХР1 не попал в топологии в класс компонентов первого листа. В данном окне можно сразу выбрать, как данное различие будет решаться. Выберем по ПКМ – Update Selected in >> PCB Document.



И еще раз по ЕСО обновим топологию.

Вообще, при значительном изменении проекта лучше всего изменения в схему вносить понемногу по одному типу изменения и сразу переносить в топологию. Например, сначала лучше всего удалить, то что планируется удалить (и обновить топологию). Затем добавить новые или измененные компоненты и цепи (и опять

обновить топологию). В конце еще раз проверить соответствие, чтобы убедиться, что схема и топологии ожидаемо синхронизированы, особенно соответствие посадочных мест компонентам в схеме, именование цепей, классы и параметры компонентов.

Обновление компонентов из библиотек в схеме


Если в библиотеке был изменен компонент, использованный в проекте, то его можно принудительно обновить по командам Tools – Update From Libraries и Tools – Update Selected From Libraries.

Однако, нужно аккуратно следить за тем, что и как планируется к обновлению, чтобы в том числе не сбросить заполненные параметры или выбранное посадочное место в значения по умолчанию.


Например, в схеме у использованного конденсатора C2 в библиотеке был изменен список параметров. Его надо импортировать в проект.

Выбираем его и по Tools - Tools – Update Selected From Libraries запускаем мастер обновления компонента.


Выбираем режим Replace selected attributes of symbol on sheet. Графика у него не менялась, поэтому галка Update graphical attributes отключена. Модели (в этот список попадают привязанные посадочные места и модели для симуляторов) тоже – отключаем. По кнопке Advanced можно более тонко настроить, что из параметров и моделей будет меняться. Далее переходим по Next на следующую страницу.



На второй странице формируется список для ЕСО. Нажимаем Finish.




ЕСО формирует предложение по обновлению. Соглашаемся с тем, что было запланировано. Со сбросом параметра Comment в значение по умолчанию не соглашаемся.




Далее нужно изменение параметров перенести в топологию, для полной синхронизации проекта.

Обновление компонентов из библиотек в топологии


Для обновления компонентов из библиотек в топологии используется команда Tools – Update From PCB Libraries. В первом окне будет выбор, в каких слоях искать отличия от библиотечного компонента.




На втором окне выводятся результаты анализа, для каких компонентов найдены отличия и в каких слоях. Тут нужно быть аккуратнее. Например, изменение положения строки «Designator» в слое Assembly считается изменением. Поэтому нужно выбирать только те компоненты, посадочные места которых запланировано ИЗМЕНЯТЬ.



По после выбора нужных компонентов по кнопке Ассерт откроется окно ECO с предложениями по изменению.



После нажатия на Execute впадет еще одно окно с вопросом, в слоях какого типа делать изменения. В примере подправлена только графика корпуса, выберем On Mechanical Layer.




Обновление компонента прошло.


Проверка топологии (DRC)

По окончании разводки даже сколь угодно простой платы нужно провести ее проверку. Инструмент автоматизированной проверки называется DRC (Design Rule Check), он проверяет плату на основании списка введенных.

Запуск DRC делается по команде Tools – Design Rule Check (T, D). В данном окне на вкладке Report Options указываются глобальные настройки проверки, в том числе создание репорт-файлов и максимальное число обнаруживаемых ошибок.



В списке Rule To Check устанавливая галки в столбце Batch выбираются те проверки, которые будут запущены по кнопке Run Design Rule Check.



После окончания проверки создается и откроется html-файл с общей информацией по результатам DRC.

MPCY 464342.19-000 33 Rncr1.SchDoc

MPCY 464342.19-000 33 Rncr2.SchDoc

MPCY 464342.2019-000 TSM.PcbDoc

Design Rule Verification Report

Altium Designer

Design Rule Verification Report

Date:

02.11.2020

Time:

17:12:23

Elapsed Time:

00:00:04

Filename:

D:\DATA\Altium\AD19\Projects\I\NO_464342.19-000\I\NO_464342.2019-000 TSM.PcbDoc

Warnings:

1

Rule Violations:

39

Summary

Warnings

Count

1 Net Tie failed verification

1

Total 1

Rule Violations

Count

Clearance Constraint (Gap=0.15mm) (All) (All)

0

Clearance Constraint (Gap=0.15mm) (Disabled) (InNetClass("RF")) (InNet("GND"))

0

Clearance Constraint (Gap=6mm) (Disabled) (IsRegion and InComponent("W1")) (InNet("GND"))

0

Short-Circuit Constraint (Allowed=No) (All) (All)

0

Un-Routed Net Constraint (All)

2

Un-Connected Pin Constraint (All)

0

Modified Polygon (Allow modified: No) (Allow shelved: No)

0

Width Constraint (Min=0.2mm) (Max=1.2mm) (Preferred=1.2mm) (InNetClass("RF"))

0

Width Constraint (Min=0.2mm) (Max=0.5mm) (Preferred=0.3mm) (All)


0

Аналогичная информация появится в качестве сообщений в панели Messages.


Class	Document	Source	Message	Time	Date	No.
[Un-Routed]	МПСУ.464342.2019-00	Advanced I	Un-Routed Net Constraint: Net GND Between Pad DA2-4(49mm,54mm) on Top Layer And Pad DA2	17:12:27	02.11.2020	1
[Un-Routed]	МПСУ.464342.2019-00	Advanced I	Un-Routed Net Constraint: Net GND Between Pad DA2-5(51.78mm,54mm) on Top Layer And Pad D	17:12:27	02.11.2020	2
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH1-1(32.5mm,75mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	3
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH1-1(33.232mm,73.232mm) on Multi-Layer (Annu	17:12:27	02.11.2020	4
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Group By			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(33.232mm,76.768mm) on Multi-Layer (Annu	17:12:27	02.11.2020	5
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(35mm,72.5mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	6
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Cross Probe			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(35mm,77.5mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	7
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(36.768mm,73.232mm) on Multi-Layer (Annu	17:12:27	02.11.2020	8
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Cross Probe Next Message Shift+Ctrl+F3			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(36.768mm,76.768mm) on Multi-Layer (Annu	17:12:27	02.11.2020	9
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Cross Probe Previous Message Shift+Ctrl+F4			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(37.5mm,75mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	10
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Waive Violation			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(32.5mm,35mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	11
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Clear All			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(33.232mm,33.232mm) on Multi-Layer (Annu	17:12:27	02.11.2020	12
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Clear Selected			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(33.232mm,36.768mm) on Multi-Layer (Annu	17:12:27	02.11.2020	13
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Clear Class			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(35mm,32.5mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	14
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(35mm,37.5mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	15
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(36.768mm,33.232mm) on Multi-Layer (Annu	17:12:27	02.11.2020	16
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Save...			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(36.768mm,36.768mm) on Multi-Layer (Annu	17:12:27	02.11.2020	17
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Save Selection...			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(37.5mm,35mm) on Multi-Layer (Annular Rin	17:12:27	02.11.2020	18
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Export To Report...			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(122.5mm,75mm) on Multi-Layer (Annular Ri	17:12:27	02.11.2020	19
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(123.232mm,73.232mm) on Multi-Layer (Ann	17:12:27	02.11.2020	20
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Copy Ctrl+C			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(123.232mm,76.768mm) on Multi-Layer (Ann	17:12:27	02.11.2020	21
[Minimum Ar]	МПСУ.464342.2019-00	Adv	Print...			
[Minimum Ar]	МПСУ.464342.2019-00	Adv	1(125mm,72.5mm) on Multi-Layer (Annular Ri	17:12:27	02.11.2020	22
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH2-1(126.768mm,73.232mm) on Multi-Layer (Ann	17:12:27	02.11.2020	23
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH3-1(126.768mm,76.768mm) on Multi-Layer (Ann	17:12:27	02.11.2020	24
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH3-1(127.5mm,75mm) on Multi-Layer (Annular Ri	17:12:27	02.11.2020	25
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH4-1(122.5mm,35mm) on Multi-Layer (Annular Ri	17:12:27	02.11.2020	26
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH4-1(123.232mm,33.232mm) on Multi-Layer (Ann	17:12:27	02.11.2020	27
[Minimum Ar]	МПСУ.464342.2019-00	Advanced I	Minimum Annular Ring: (0.15mm < 0.2mm) Pad MH4-1(123.232mm,33.232mm) on Multi-Layer (Ann	17:12:27	02.11.2020	28

По ПКМ – Cross Probe можно перейти к тому месту, где найдено нарушение.

Также в топологии в местах нарушений появятся метки ошибок.




Можно навести мышь над местом метки и по Shift+V вывести окно Board Insight с информацией об этом нарушении.



Если метки нарушений какое-то время не нужны, то их можно сбросить по команде Tools – Reset Error Markers (T, M).

Для более удобной работы с нарушениями предназначена отдельная панель PCB Rules And Violations. В ней все введенные правила сгруппированы по типу, и можно по ПКМ – Run DRC Rule индивидуально проверять отдельные правила или группы правил.




При щелчке ЛКМ по правилу в соответствии с настройками Mask-Select-Zoom могут подсвечиваться все объекты, которые подчиняются выбранному правилу, правда без учета возможного наличия правила высшего приоритета.

Все найденные нарушения находятся в нижней части в группе Violations


Основной подход при работе DRC – не должно остаться ни одного неисправленного тем или иным способом нарушения.

Найденные нарушения могут быть как действительно нарушениями, так и нет. Покажем на примерах.


В группе правил Un-Routed была найдена недоразведенная цепь земли в двух местах. Это грубая ошибка, надо исправлять.




После исправления.



В группе Silk To Solder Mask найдено место, где шелкография накладывается на металлизацию пада. Это ошибка в библиотечном компоненте. Ее надо исправлять вместе с автором библиотеки и потом обновлять посадочное место компонента (показано до и после исправления).




Группа нарушений по правилу MinimumAnnularRingPAD. Все эти найденные нарушения относятся к слишком тонкому пояску металлизации в земляных падах в фильтре и малых сквозных падах в монтажных отверстиях.




Однако у всех этих падов вокруг пояска металлизации есть еще достаточно напрямую подключенного металла и фактически этот поясок будет реализован. Значит, технически это не нарушение, и его можно погасить.

Для того, чтобы погасить нарушение, нужно выбрать его (либо в панели Messages, либо в панели Rules And Violations в списке Violations, либо по Shift+V над местом нарушения) и по команде Wave Selected погасить его. Хорошим тоном при этом считается указать причину, почему это не считается нарушением (поле Reason).



В панели Rules And Violations погашенные нарушения перейдут в список Waived Violations, и в будущем другие инженеры смогут прочитать причину, почему данные нарушения нарушениями не считаются. В html-отчете DRC все погашенные нарушения будут перечислены в разделе Waived Violations.



При этом метка нарушения на топологии будет все равно отображаться, только более тусклым цветом.




Как второе и более предпочтительное решение это по возможности менять правила так, чтобы не приходилось вылавливать и гасить нарушения, нарушениями не являющиеся. Например, для данного примера можно создать класс падов `NotCheckMinAnnularRing`, внести в него нужные для исключения проверки пады, и изменить базовое правило `MinimumAnnularRingPAD` так, чтобы вывести эти пады из-под его действия.



В этом случае вывод DRC будет чистым, как и должно быть при правильном порядке разработки.

В последних версиях Altium Designer появилась дополнительная проверка Health Check. Находится в панели Properties на вкладке Health Check. Данные проверки не входят в минимально необходимый набор DRC, но следование им позволяет минимизировать риск возможных проблем при последующей работе с проектом.

Например, группа Health Checks – Regions позволяет найти и убирать микросегменты, возникающие из-за ошибок округления. Они могут приводить к ненужным неоднозначностям при работе с механическими CAD.



Для некоторых Health Checks есть кнопка Fix Issues, автоматически исправляющая найденные проблемы.


При всем этом важно понимать, DRC находит только те правила, которые заданы и которые Altium Designer может найти. В специализированной разводке легко можно найти ситуации, когда DRC либо бессилен, либо непонятно как задавать желаемые правила. Так что все равно пока что многое до сих пор необходимо проверять глазами и здравым смыслом инженера.

Финализация шелкографии

После окончания разводки одним из финальных этапов является финализация шелкографии. Нужно выбрать приемлемый для позиционных обозначений шрифт, корректно их разместить чтобы не было каши и добавить дополнительные метки и поясняющие надписи, а также проверить все это на возможные нарушения и общую читаемость.

Довольно удобным сетом слоев для работы с шелкографией является следующий – рабочий Overlay, отображаемые – металлизация (Top или Bottom Layer), паяльная маска (Solder) и паста (Paste) соответствующей стороны платы, а также графика корпуса (Assembly).

Шрифт выставим минимальной высоты (True Type Arial 1 мм). Чтобы быстро выбрать только позиционные обозначения в шелкографии в панели PCB Filter воспользуемся выражением «IsText and OnSilkscreen».



Размещение позиционных обозначений должно позволять однозначно определить, где какой компонент расположен.

Помните, что нельзя располагать шелкографию над теми местами, где надо паять (т.е. над падами компонентов с минимальным зазором от выреза паяльной маски) и над ВЧ-дорожками. Почти никогда нет смысла располагать позиционные обозначения под корпусами компонентов или крепежа. Очевидно, что позиционные обозначения должны в пределах поля платы.

Также технологии некоторых заводов не позволяют шелкографии накладываться на границу выреза в слое паяльной маски.


Иногда довольно неудачным местом для расположения текста в шелкографии являются участки поверх переходных отверстий, даже если они закрыты паяльной маской. При создании переходных отверстий без заполнения или без тентирования

с крышечкой, до затвердевания жидкая паяльная маска провисает внутрь столбика переходного отверстия. И текст в шелкографии, если для него использованы линии минимальной толщины, может исказиться и иногда даже не пропечатываться.


Вообще, лучшее место для расположения шелкографии - это поверх паяльной маски.

Ориентация у позиционных обозначений должна быть одинаковая, чтобы не приходилось вертеть головой при осмотре платы. Для длинных компонентов для дополнительной понятности их можно ориентировать вдоль корпуса.


На рисунке ниже синими стрелками показаны места, где пары позиционных обозначений имеют различающуюся ориентацию, и так делать не надо.



Если нет места для расположения какого-то позиционного обозначения, то можно нарисовать дополнительно выноску линией в шелкографии и разместить позиционные обозначения вдоль у этой выноски.




У полосковых компонентов (в наших подходах к работе у них префикс W) обозначение позиционного обозначения в шелкографии как правило отключают.




В случае, если произошло наложение графической части шелкографии на чужой пад, то эту проблему надо решать либо правкой библиотечного компонента, либо частичной правкой посадочного места в проекте печатной платы.


Покажем частичную правку в проекте на примере. Пусть у микросхемы метка первого вывода оказалась в неудачном месте и попадает на пад фильтрующего конденсатора по питанию. Эта ошибка находится по правилу Silk To Solder Mask Clearance.




Выбираем посадочное место компонента и снимаем в его свойствах (панель Properties, вкладка General, группа Properties) замок Primitives. Рядом уже снят замок у строк (Strings), позволяющий двигать все текстовые поля, принадлежащие этому компоненту (позиционное обозначение в различных слоях в том числе).



Теперь аккуратно переместим метку первого пада в сторону, где она не будет мешать пайке, и чуть уменьшим ее. При этом метка останется понятной.




После сразу обратно заблокируем примитивы в посадочном месте. Если этого не сделать, в будущем легко испортить посадочное место в проекте и не заметить этого.




Найти все компоненты с разблокированными примитивами можно по запросу «IsComponent and (LockPrimitives = 'False')».

Также в шелкографии обычно необходимо разместить некоторые дополнительные пояснительные надписи и метки. Например, у разъема питания и управления имеет смысл разместить его распиновку (с помощью текста и линий).




Можно использовать параметры компонентов для отображения информации на печатной плате, в том числе на шелкографии. Например, у большинства разъемов в библиотеке есть группа параметров «NetX», в которые можно ввести имя цепи, подключенной к пину разъема.


Чтобы разместить строку со значением параметра компонента, нужно создать строку с названием параметра с точкой вначале («.Net1»), разблокировать примитивы компонента, выбрать одновременно строку и компонент, по команде Tools – Convert – Add Selected Primitives to Component (T, V, A) добавить строку в посадочное место компонента и обратно заблокировать примитивы.




В свободной части платы можно разместить, например, имя проекта и лого разработчика. Для серийно выпускаемых изделий часто добавляют место под строку номера партии или конкретного экземпляра.




Для информационных строк также можно использовать параметры. Те параметры, которые видит топология, перечислены в панели Properties на вкладке Parameters с группировкой по происхождению.



Глобальные параметры проекта находятся в настройках проекта по Project – Project Options (C, O) на вкладке Parameters. Здесь надо быть аккуратным, множество дополнительных утилит в Altium Designer создают свои параметры проекта.




Для импорта лого в шелкографию необходим файл-источник с графикой. Лучше всего, если это будет черно-белый источник с плавными линиями. Импорт с предпросмотром и обработкой работает по Place – Graphics.




Также импорт графики работает по Ctrl+V из буфера обмена. Но в любом случае, его лучше сразу после импорта собрать в Union.

В 3D-посмотреть очень удобно смотреть, что получилось с шелкографией в целом. По сравнению с 2D-режимом очень хорошо видно, если что-то в шелкографии неудачно или непонятно. Включать и выключать отображение 3D-тел компонентов можно по Shift+Z (панель View Configuration, переключатель Show 3D Bodies).



После правки шелкографии естественно нужно обязательно еще раз проверить на DRC правила Silk To Solder Mask и Silk To Silk Clearance.

В последних версиях Altium Designer появилась утилита автоматической правки шелкографии. Запускается по команде Tools – Silkscreen Preparation.



Данная утилита позволяет автоматически для всей печатной платы или выделенных участков обрезать в шелкографии линии или полигоны на заданный зазор от границ вскрытия паяльной маски (или открытой металлизации) с одновременным удалением слишком коротких получившихся участков. Также данная утилита позволяет попробовать сдвинуть текстовые надписи в разрешенные положения и обрезать шелкографию, оказавшуюся за пределами печатной платы.

Параметры зазора можно взять из правил DRC или указать самостоятельно.

Литература

1. Лопаткин, А. Проектирование печатных плат в Altium Designer. [Электронный ресурс] — Электрон. дан. — М. : ДМК Пресс, 2016. — 400 с. — Режим доступа: <http://e.lanbook.com/book/93565>

2. Суходольский В.Ю. Altium Designer: сквозное проектирование функциональных узлов РЭС на печатных платах: учеб. Пособие. - 2-е изд., перераб. и доп. – СПб.: БХВ-Петербург, 2014. – 560 с.

3. Желобаев А.Л. Методические указания к лабораторным работам по курсу «САПР Altium Designer»: М.:МИЭТ, 2019 – 104с.

Перечень ресурсов сети «Интернет»

4. Репозиторий автора с учебной библиотекой
<https://github.com/dee3mon/StudentsLibraryGIT>

5. Репозиторий автора с учебными материалами по Altium Designer
<https://github.com/dee3mon/altium-methodic>

6. Репозиторий автора с шаблонами для Altium Designer
<https://github.com/dee3mon/altium-templates>

7. Онлайн-документация Altium Designer
<https://www.altium.com/documentation/altium-designer>

8. Онлайн-документация Altium Designer, раздел Understanding Connectivity on Your PCB <https://www.altium.com/documentation/altium-designer/understanding-connectivity-pcb>

9. Онлайн-документация Altium Designer, раздел Creating a Multi-channel Design <https://www.altium.com/documentation/altium-designer/creating-multi-channel-design>

10. Онлайн-документация Altium Designer, раздел описания утилиты PCB Layout Replication Tool <https://www.altium.com/documentation/altium-designer/pcb-layout-replication>

11. Тематический форум electronix.ru, раздел «Разрабатываем ПП в САПР - PCB development», <https://electronix.ru/forum/index.php?showforum=17>, доступно после свободной регистрации

12. Сайт Eurointech, раздел «Учебные материалы»
<http://www.eurointech.ru/education/selftraining/>

13. Классификатор ЕСКД <http://classinform.ru/ok-eskd/kod>
14. ГОСТ 2.701-2008 Схемы. Виды и типы. Общие требования к выполнению <http://docs.cntd.ru/document/1200069439>
15. ГОСТ 2.123-93 Единая система конструкторской документации (ЕСКД). Комплектность конструкторских документов на печатные платы при автоматизированном проектировании <http://docs.cntd.ru/document/1200001997>
16. ГОСТ 2.201-80 Единая система конструкторской документации (ЕСКД). Обозначение изделий и конструкторских документов (с Поправками) <http://docs.cntd.ru/document/1200008241>
17. Страница производителя ЭКБ TE Connectivity <https://www.te.com/>
18. Страница чип-резисторов производителя ЭКБ Panasonic <https://na.industrial.panasonic.com/parametric-search/resistors/smd-chip-resistors/chip-resistors>
19. Страница производителя ЭКБ Yageo <https://www.yageo.com/>
20. Сайт онлайн-продавца ЭКБ Moser <https://www.mouser.com/>
21. Сайт онлайн-продавца ЭКБ ChipDip <https://www.chipdip.ru>
22. Центр сообщества Altium Designer <https://live.altium.com/>
23. Сервис подготовки к заказу компонентов OctoPart <https://octopart.com/>
24. Сервис подготовки к заказу компонентов LSCS <https://www.lcsc.com/>
25. Конфигуратор решений от Hirose <https://www.hirose.com/en/product/c/A2?q=%3ArecommendedSeries-desc&text=#>
26. База материалов печатных плат ООО «Резонит» <https://www.rezonit.ru/directory/v-pomoshch-konstruktoru/proektirovanie-v-altium-designer/biblioteka-materialov-rezonit-v-altium-designer/>

Каналы Youtube с видеоуроками по Altium Designer

27. Официальный канал Altium Designer <https://www.youtube.com/channel/UCpCi8Hpe4nIg4qvy2vpCGNQ>
28. Канал Алексея Сабунина <https://www.youtube.com/user/SabuninAlexey>

29. Плейлист «Altium Designer» на канале Сергея Булавинова
<https://www.youtube.com/playlist?list=PLgUwXvgNkHqJ3G5UoLGMfHJM2cm4Afdx>
30. Канал официального представительства Altium Russia
https://www.youtube.com/channel/UCvZ_kyV4ATrQfjmtVpuj0LQ
31. Плейлист «Altium Designer» на канале консультационного центра АМКАД <https://www.youtube.com/watch?v=PcStOG7sRqk&list=PLUk9KaCJSP-UAcH1uLu6mOQmDTmZGCND8>
32. Плейлист «Уроки Altium Designer» на канале разработчика Nordic Energy
https://www.youtube.com/playlist?list=PLUYH9oDZsrZ25Lv_HNp03AzZTBotulI_Ba
33. Канал Robert Feranec - автора образовательного сообщества Fedevel Academy <https://www.youtube.com/user/matarofe/featured>

Разработчик:

Ст. преподаватель Института МПСУ

Приходько Д.В.